-
公开(公告)号：CN110875195A
公开(公告)日：2020-03-10
申请号：CN201910711468.4
申请日：2019-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L23/552 , H01L21/98 , H01L25/065
Abstract: 提供芯片封装体的结构及其形成方法。方法包含在承载基底上形成多个导电结构。方法也包含在承载基底上设置半导体晶粒使得导电结构环绕半导体晶粒。方法还包含形成保护层以环绕导电结构和半导体晶粒。此外，方法包含在半导体晶粒和导电结构上设置屏蔽层。屏蔽层与导电结构电性连接。
-
公开(公告)号：CN109216289A
公开(公告)日：2019-01-15
申请号：CN201810344148.5
申请日：2018-04-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置封装包括重布线结构、第一半导体装置、多个第二半导体装置、至少一个翘曲调整组件及包封材料。所述第一半导体装置设置在重布线结构上。所述第二半导体装置设置在重布线结构上且环绕第一半导体装置。所述至少一个翘曲调整组件设置在所述多个第二半导体装置中的至少一者上。所述包封材料包封第一半导体装置、第二半导体装置及翘曲调整组件，其中所述翘曲调整组件的杨氏模量大于或等于所述包封材料的杨氏模量。
-
公开(公告)号：CN109216219A
公开(公告)日：2019-01-15
申请号：CN201810455793.4
申请日：2018-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/488
Abstract: 方法包括在载体上方形成再分布结构，再分布结构具有位于再分布结构的远离载体的表面上的导电部件；在再分布结构的表面上方形成导电柱；将管芯附接至再分布结构的邻近导电柱的表面，其中，管芯的管芯连接件电连接至再分布结构的导电部件；以及通过导电接头将预制衬底附接至导电柱，其中，导电接头位于导电柱上并且包括与导电柱不同的材料，其中，导电接头和导电柱将再分布结构电连接至预制衬底。本发明的实施例还涉及具有双侧金属布线的半导体封装件。
-
公开(公告)号：CN107658274A
公开(公告)日：2018-02-02
申请号：CN201710450368.1
申请日：2017-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/528 , H01L21/56 , H01L21/60
Abstract: 本揭露提供一种半导体封装结构及其制造方法。一种半导体封装结构包含重布层RDL、芯片、多个互连凸块及囊封物。所述重布层具有彼此相对的第一表面及第二表面。所述芯片在多个接点垫面对所述第一表面的情况下放置在所述重布层上方且电连接到所述重布层。所述互连凸块放置在所述第一表面上方且电连接到所述重布层。所述囊封物放置在所述重布层的所述第一表面上方，且所述囊封物封围所述芯片并环绕所述互连凸块的侧向壁。本揭露提供的半导体封装结构及其制造方法能够使半导体封装结构的总体厚度减小。
-
公开(公告)号：CN107527882A
公开(公告)日：2017-12-29
申请号：CN201710435760.9
申请日：2017-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/488 , H01L21/60
Abstract: 本揭露涉及半导体封装和其制造方法。本揭露提供一种半导体封装，其包含第一层、第二层和导电阵列。所述第一层包含具有载体表面和模制表面的封装裸片，和接近于所述载体表面的第一裸片结构。所述第一裸片结构的有源区经由焊料电耦合到所述封装裸片。所述第二层包含第二裸片结构，所述第二裸片结构通过第一重布层RDL连接到所述第一裸片结构的所述有源区。所述导电阵列通过第二RDL连接到所述第二裸片结构的有源区。本揭露也提供一种用于制造所述前述半导体封装的方法。
-
Patent Agency Ranking
公开(公告)号：CN102957418B
公开(公告)日：2015-11-04
申请号：CN201210291557.6
申请日：2012-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185 , H01L23/48
CPC classification number: H01L25/0657 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L2225/06572 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及低功率/高速TSV接口设计以及用于设置在中介层衬底中的TSV的TSV接口电路，其在第一管芯和第二管芯之间形成连接，TSV接口电路包括设置在第一管芯中的驱动电路以及设置在第二管芯中的接收器电路，其中，驱动电路与均低于中介层衬底电压的第一电源电压和第二电源电压相连，这充分降低了TSV的寄生电容。接收器电路也与均低于中介层衬底电压的第一电源电压和第二电源电压相连。
-
公开(公告)号：CN102280441A
公开(公告)日：2011-12-14
申请号：CN201010540011.0
申请日：2010-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/535 , H01L23/528
CPC classification number: H01L23/4824 , H01L21/823456 , H01L21/82385 , H01L27/0207 , H01L27/088 , H01L27/092 , H01L29/1037 , H01L29/41758 , H01L29/4238 , H01L29/66659 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置，其包含一四角形晶体管单元，该四角形晶体管单元包含四个晶体管单元。上述四个晶体管单元中每个均包含一栅极电极。此四个晶体管单元的栅极电极是对准一正方形的四边。且四个晶体管单元中至少二者是以平行方式连接。
-
公开(公告)号：CN101930983A
公开(公告)日：2010-12-29
申请号：CN201010201352.5
申请日：2010-06-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种集成电路结构。上述集成电路结构包括一阱区，其具有一第一导电类型。一射极，其具有相反于上述第一导电类型的一第二导电类型，上述射极位于上述阱区上方。一集极，其具有上述第二导电类型，上述集极位于上述阱区上方，且大体上环绕上述射极。一基极接触，其具有上述第一导电类型，上述基极接触位于上述阱区上方。上述基极接触将上述射极和上述集极水平隔开。至少一导电条状物，与上述射极、上述集极和上述基极接触彼此水平隔开。一介电层，位于至少一上述导电条状物的正下方，且与至少一上述导电条状物接触。本发明具有高射频频率和高电流增益，并导致闪烁噪声的降低，另外可降低工艺成本。
-
公开(公告)号：CN112466861B
公开(公告)日：2025-03-28
申请号：CN202010935246.3
申请日：2020-09-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开一些实施例提供一种封装结构及其形成方法。封装结构包括封装基板、位于封装基板上方的中介层基板以及位于中介层基板上方的多个半导体装置。中介层基板还具有一或多个凹槽，以收容或容纳不被允许安装在中介层基板表面上的附加的半导体装置。凹槽使得整体封装结构更薄。一些收容在中介层基板的凹槽中的半导体装置也可以电连接到中介层基板及/或中介层基板上方的半导体装置，以改善整体封装结构的电性能。
-
公开(公告)号：CN112466862B
公开(公告)日：2025-03-21
申请号：CN202010939696.X
申请日：2020-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D80/30 , H01L23/367 , H01L23/488 , H01L21/98 , H01L21/50 , H01L21/60
Abstract: 本公开实施例提供一种封装结构及其形成方法。封装结构包括封装基板及在封装基板上方的中介层基板。中介层基板具有面向封装基板的第一表面及与第一表面相对的第二表面。封装结构还包括设置在第一表面上的第一半导体装置及设置在第二表面上的第二半导体装置。导电结构设置在中介层基板与封装基板之间。第一半导体装置位于导电结构之间。第一半导体装置的第一侧与最相邻的导电结构相距一第一距离，以及第一半导体装置的第二侧与最相邻的导电结构相距一第二距离，第一侧相对于第二侧，并且第一距离大于第二距离。
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.064 seconds)
