-
公开(公告)号：CN107636831A
公开(公告)日：2018-01-26
申请号：CN201680032360.7
申请日：2016-06-02
Applicant: 夏普株式会社
IPC: H01L27/146 , H01L29/786 , H04N5/374
Abstract: 提供一种降低光电传感器基板的配线电阻的光电传感器基板。光电传感器基板具备：基板(31)；配置在基板(31)上并沿第一方向延伸的多条栅极线；配置在基板(31)上并沿与第一方向不同的第二方向延伸的多条源极线(Si)；与源极线(Si)和栅极线的各交点对应地配置,并与源极线(Si)以及栅极线连接的晶体管；覆盖晶体管的绝缘层；与源极线(Si)和栅极线的各交点对应地配置，并通过绝缘层的第一接触孔(CH3)与晶体管连接的光电转换元件(4)；沿第二方向延伸，并与光电转换元件(4)连接的多条偏压线8。源极线(Si)通过绝缘层的第二接触孔(CH2)与晶体管连接，并且源极线(Si)的线宽宽于偏压线(8)的线宽。
-
公开(公告)号：CN104094386B
公开(公告)日：2017-06-23
申请号：CN201380007483.1
申请日：2013-01-24
Applicant: 夏普株式会社
IPC: H01L21/336 , G02F1/1368 , G09F9/30 , H01L29/786
CPC classification number: H01L29/66969 , G02F1/136213 , G02F2001/134372 , G02F2201/40 , G02F2201/50 , H01L21/02565 , H01L21/44 , H01L23/564 , H01L27/1225 , H01L27/127 , H01L29/45 , H01L29/7869 , H01L2924/0002 , H01L2924/00
Abstract: 半导体装置(100A)包括：基板(2)；在基板(2)上形成的栅极电极(3)；在栅极电极(3)上形成的栅极绝缘层(4)；在栅极绝缘层(4)上形成的氧化物半导体层(5)；与氧化物半导体层(5)电连接的源极电极(6s)和漏极电极(6d)；与漏极电极(6d)电连接的第一透明电极(7)；包括在源极电极(6s)和漏极电极(6d)上形成的电介质层(8a)的层间绝缘层(8)；和在层间绝缘层(8)上形成的第二透明电极(9)，第二透明电极(9)的至少一部分隔着电介质层(8a)与第一透明电极(7)重叠，氧化物半导体层(5)和第一透明电极(7)由相同的氧化物膜形成。
-
公开(公告)号：CN104094409B
公开(公告)日：2016-11-16
申请号：CN201380007460.0
申请日：2013-01-24
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/336
CPC classification number: H01L29/7869 , G02F1/1368 , G02F2201/40 , G02F2202/10 , H01L27/1225 , H01L27/1259 , H01L29/45 , H01L29/4908 , H01L29/66969 , H01L29/78693
Abstract: 半导体装置(100A)包括：基板(1)；在基板(1)上形成的栅极电极(3)和第一透明电极(2)；在栅极电极(3)和第一透明电极(2)上形成的第一绝缘层(4)；在第一绝缘层(4)上形成的氧化物半导体层(5)；与氧化物半导体层(5)电连接的源极电极(6s)和漏极电极(6d)；和与漏极电极(6d)电连接的第二透明电极(7)。第一透明电极(2)的至少一部分隔着第一绝缘层(4)与第二透明电极(7)重叠。氧化物半导体层(5)和第二透明电极(7)由相同的氧化物膜形成。
-
公开(公告)号：CN104285286A
公开(公告)日：2015-01-14
申请号：CN201380025030.1
申请日：2013-04-26
Applicant: 夏普株式会社
IPC: H01L21/336 , G02F1/1368 , G09F9/30 , H01L29/786
CPC classification number: H01L29/7869 , G02F1/1368 , G02F2001/134372 , G02F2001/136231 , H01L21/441 , H01L27/1222 , H01L27/1225 , H01L29/4908 , H01L29/66969
Abstract: 本发明的目的是提供能够抑制成品率的降低并且通过简便的工艺制造的半导体装置和半导体装置的制造方法。本发明具有：TFT基板(100A)；氧化物层(15)，该氧化物层(15)包括半导体区域(5)和导体区域(7)，半导体区域的至少一部分隔着第一绝缘层(4)与栅极电极(3a)重叠；覆盖半导体区域的沟道区域的保护层(8)；和透明电极(9)，该透明电极(9)以在从基板(2)的法线方向看时，与导体区域的至少一部分重叠的方式形成。氧化物层的端部的至少一部分被保护层覆盖。
-
公开(公告)号：CN104205341A
公开(公告)日：2014-12-10
申请号：CN201380018474.2
申请日：2013-03-29
Applicant: 夏普株式会社
IPC: H01L29/786 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/41 , H01L29/417
CPC classification number: H01L27/124 , H01L21/02554 , H01L21/02565 , H01L21/32051 , H01L21/76823 , H01L21/76825 , H01L21/76826 , H01L21/76829 , H01L21/76838 , H01L27/1225 , H01L27/1244 , H01L27/1259 , H01L29/41733 , H01L29/41758 , H01L29/7869 , H01L29/78693
Abstract: 半导体器件(100)具备：栅极电极(3)；栅极绝缘层(4)；氧化物层(50)，其形成在栅极绝缘层(4)之上，包含第一半导体区域(51)和第一导电体区域(55)，第一半导体区域(51)的至少一部分隔着栅极绝缘层(4)与栅极电极(3)重叠；源极电极(6s)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成；漏极电极(6d)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成，且与第一导电体区域(55)电连接；和导电层(60)，其与氧化物层(50)的上表面接触地形成，且具有多个开口部(66)或缺口部，氧化物层(50)包含在导电层的多个开口部内或缺口部内具有表面的多个第二导电体区域(57、58)。
-
Patent Agency Ranking
公开(公告)号：CN101517629B
公开(公告)日：2012-02-08
申请号：CN200780034968.4
申请日：2007-09-25
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/1368 , G09F9/30 , H01L29/786
CPC classification number: H01L27/124 , G02F1/136204
Abstract: 在本发明的有源矩阵基板(100)中，栅极总线(105)和栅极电极(166)沿第1方向(x方向)延伸，在将栅极总线(105)与第1导电型晶体管部(162)和第2导电型晶体管部(164)的漏极区域电连接的接点部(168)中，表示多个第1导电型漏极连接部(168c)中离栅极总线(105)最近的第1导电型漏极连接部(168c)与栅极总线(105)之间的最短距离(d1)的直线(L1)的方向相对于第2方向(y方向)倾斜。
-
公开(公告)号：CN102150273A
公开(公告)日：2011-08-10
申请号：CN200980135594.4
申请日：2009-06-04
Applicant: 夏普株式会社
IPC: H01L29/786 , G09F9/00 , G09F9/30 , H01L21/20 , H01L21/336
CPC classification number: H01L27/12 , H01L21/02422 , H01L21/02532 , H01L21/02683 , H01L21/02691 , H01L21/268 , H01L27/1229 , H01L27/1285
Abstract: 本发明提供不导致制造成本的增加就能够优化不同的半导体元件的各特性的显示面板(100)。显示面板(100)包括：配置在显示部(101)内的像素TFT(11)；配置在扫描驱动器(102)内的扫描驱动器TFT(12)；和配置在数据驱动器(103)内的数据驱动器(13)。像素TFT(11)、扫描驱动器TFT(12)和数据驱动器TFT(13)的多晶硅膜通过激光照射被多晶化，具有沿着激光的扫描方向的结晶生长方向，像素TFT(11)被配置成多晶硅膜的结晶生长方向与电流路径的方向大致垂直，扫描驱动器TFT(12)和数据驱动器TFT(13)被配置成多晶硅膜的结晶生长方向与电流路径的方向大致平行。
-
公开(公告)号：CN112714960B
公开(公告)日：2024-12-03
申请号：CN201880097494.6
申请日：2018-09-18
Applicant: 夏普株式会社
IPC: H01L29/786 , G09F9/30 , G09G3/20 , H10K59/121 , H10K59/123
Abstract: 显示装置(1)具有包括驱动晶体管(2a)和开关晶体管(2b)的像素电路，驱动晶体管(2a)在基板(10)上层叠无机绝缘膜(20)、氧化物半导体层(50)、上部栅极绝缘层(60)、上部栅极电极(70)以及层间绝缘膜(80)而形成。驱动晶体管(2a)及开关晶体管(2b)由氧化物半导体层(50)形成，包括分别对应且呈岛状设置的氧化物半导体膜，氧化物半导体膜具有与对应的上部栅极电极(70)重叠的沟道区域、将沟道区域夹在相互之间而设置的源极区域及漏极区域。驱动晶体管(2a)在无机绝缘膜(20)与氧化物半导体层(50)之间设置有下部栅极电极(30)和下部栅极绝缘层(40)。驱动晶体管(2a)的下部栅极电极(30)的长度为驱动晶体管(2a)的上部栅极电极(70)的长度以下。
-
公开(公告)号：CN107851667A
公开(公告)日：2018-03-27
申请号：CN201680032544.3
申请日：2016-06-02
Applicant: 夏普株式会社
IPC: H01L29/786 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L27/146
CPC classification number: H01L21/3205 , H01L21/768 , H01L23/522 , H01L23/53204 , H01L23/5329 , H01L27/146 , H01L29/786 , H04N21/435 , H04N21/439 , H04N21/44 , H04N21/462 , H04N21/4884 , H04N21/8456
Abstract: 使有源矩阵基板的配线的阻抗变小。一种有源矩阵基板，包含:基板31；配置于基板31，沿第一方向延伸的多数个的第一配线也就是栅极线；配置于基板31，沿与所述第一方向相异的第二方向延伸的多数个的第二配线也就是源极线Si；对应栅极线与源极线的各交点配置，与栅极线以及源极线连接的晶体管2；以及绝缘层；所述栅极线以及源极线的至少一方为，经由所述绝缘层的接触孔连接所述晶体管的电极，且与经由所述绝缘层的接触孔连接的所述晶体管的电极相比，透过厚的膜厚以及小的阻抗率的材料的至少一个的方式形成。
-
公开(公告)号：CN104205341B
公开(公告)日：2017-04-05
申请号：CN201380018474.2
申请日：2013-03-29
Applicant: 夏普株式会社
IPC: H01L29/786 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/41 , H01L29/417
CPC classification number: H01L27/124 , H01L21/02554 , H01L21/02565 , H01L21/32051 , H01L21/76823 , H01L21/76825 , H01L21/76826 , H01L21/76829 , H01L21/76838 , H01L27/1225 , H01L27/1244 , H01L27/1259 , H01L29/41733 , H01L29/41758 , H01L29/7869 , H01L29/78693
Abstract: 半导体器件(100)具备：栅极电极(3)；栅极绝缘层(4)；氧化物层(50)，其形成在栅极绝缘层(4)之上，包含第一半导体区域(51)和第一导电体区域(55)，第一半导体区域(51)的至少一部分隔着栅极绝缘层(4)与栅极电极(3)重叠；源极电极(6s)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成；漏极电极(6d)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成，且与第一导电体区域(55)电连接；和导电层(60)，其与氧化物层(50)的上表面接触地形成，且具有多个开口部(66)或缺口部，氧化物层(50)包含在导电层的多个开口部内或缺口部内具有表面的多个第二导电体区域(57、58)。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.025 seconds)
