公开(公告)号：CN111052154A

公开(公告)日：2020-04-21

申请号：CN201880057233.1

申请日：2018-09-03

Applicant: 松下电器产业株式会社

Inventor： 持田礼司 ,  河野和幸 ,  早田百合子 ,  小野贵史 ,  中山雅义

IPC: G06N3/063 ,  G06G7/60 ,  G11C11/54

Abstract: 在根据输入数据与耦合权重系数的乘加运算结果而将输出数据输出的神经网络运算电路中，具备运算机构，该运算机构中，存储元件RP和晶体管T0串联连接在数据线BL0、SL0之间，存储元件RN和晶体管T1串联连接在数据线BL1、SL1之间，在晶体管T0、T1的栅极连接有字线；在存储元件RP、RN中保存耦合权重系数w0～wn；字线选择电路(30)根据输入数据x0～xn将字线WL0～WLn设为选择状态或非选择状态；判定电路(50)通过判定流过BL0、BL1的电流值，将输出数据输出。电流施加电路(100)具有调整流过BL0、BL1的电流值的功能，不改写存储元件RP、RN就调整耦合权重系数。

公开(公告)号：CN103548086B

公开(公告)日：2016-08-31

申请号：CN201280024658.5

申请日：2012-05-16

Applicant: 松下电器产业株式会社

Inventor： 上田孝典 ,  河野和幸

IPC: G11C13/00 ,  H01L27/105

CPC classification number: G11C13/0002 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2213/82 ,  H01L27/0207 ,  H01L27/101

Abstract: 存储单元阵列(40)包括与多个存储单元(MC)内的单元晶体管(CT)的栅极相连接的多条字线(WL)、多条第一控制线(BL)、多条第二控制线(SL)以及根据第一信号将第一控制线(BL)全部一起接地的第一接地电路(42)。第一接地电路(42)包括多个分别对应于第一控制线(BL)而设且漏极与该第一控制线(BL)相连接的第一晶体管(BT)、将其源极共同接地的第一接地布线(GD1)以及将第一信号供给该栅极的第一信号布线(BC)。

公开(公告)号：CN104160450A

公开(公告)日：2014-11-19

申请号：CN201380012560.2

申请日：2013-02-26

Applicant: 松下电器产业株式会社

Inventor： 河野和幸 ,  上田孝典

IPC: G11C13/00 ,  G11C11/15

CPC classification number: H01L27/249 ,  G11C7/14 ,  G11C11/16 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0054 ,  G11C2213/79 ,  H01L27/228 ,  H01L27/2436

Abstract: 非易失性半导体存储装置具备：被串联连接的多个固定电阻元件(R)；多个基准单元晶体管(T)；与多个基准单元晶体管(T)的栅极连接的基准字线(RWL)；与配置了多个固定电阻元件(R)的电阻路径的一端连接的第1基准数据线(RBL)；和与多个基准单元晶体管(T)的一端公共地连接的第2基准数据线(RSL)，多个基准单元晶体管(T)的另一端与固定电阻元件(R)之间的任意一个或者电阻路径的另一端连接。

公开(公告)号：CN101640068A

公开(公告)日：2010-02-03

申请号：CN200910160243.0

申请日：2009-07-31

Applicant: 松下电器产业株式会社

Inventor： 中山雅义 ,  河野和幸 ,  持田礼司 ,  春山星秀

IPC: G11C16/02 ,  G11C16/14

CPC classification number: G11C16/16 ,  G11C16/344 ,  G11C16/3445

Abstract: 非易失性半导体存储装置，存储器阵列具有阵列状配置的存储器单元(101)、多个字线(102)、多个位线(103)及主位线(104)，由能够存储数据的使用区域和不能存储数据的分离区域构成。使用区域配置的多个位线的每一个，通过选择晶体管作媒介，与主位线连接。至少一条主位线，在与使用区域的位线连接的同时，还通过选择晶体管作媒介，与分离区域的位线连接。可抑制反复执行施加擦除电压步骤之际的向位线施加的电压的离差，减少擦除后的Vt离差。

公开(公告)号：CN101640062A

公开(公告)日：2010-02-03

申请号：CN200910164655.1

申请日：2009-07-27

Applicant: 松下电器产业株式会社

Inventor： 持田礼司 ,  富田泰弘 ,  河野和幸 ,  春山星秀 ,  中山雅义

IPC: G11C7/12 ,  H03K5/13

Abstract: 本发明提供一种半导体存储装置。能充分确保EEPROM等中的存储单元的漏极电压的上升时间，低消耗功率，并且向存储单元提供足够大的漏极电压。晶体管(40)将存储单元(11)的源极设定为浮动状态及接地状态的任意一种。漏极电压产生电路(50)具有连接在第一电源电压与该漏极产生电路的输出端之间的第一开关元件(51)；与第一开关元件(51)并联连接，且比第一开关元件(51)电流能力小的第二开关元件(52)；及在第二开关元件(52)导通之后第一开关元件(51)导通的控制电路(53)，生成向存储单元(11)的漏极应提供的电压。

公开(公告)号：CN1776559A

公开(公告)日：2006-05-24

申请号：CN200510125446.8

申请日：2005-11-17

Applicant: 松下电器产业株式会社

Inventor： 河野和幸 ,  服部规男

IPC: G05F1/56

CPC classification number: G05F1/56

Abstract: 一种调节器电路包括：检测电路，用于根据输出电压输出反馈电压；参考电压输入部件；反馈电压输入部件；运算放大电路，用于比较参考电压和反馈电压，并且输出电压作为比较结果；输出电路，用于根据运算放大电路的输出而提供输出电压；连接/断开电路，用于将检测电路的输出端与反馈电压输入部件连接或断开；以及电压设定电路，用于为反馈电压输入部件设置预定电压。在待命状态下，连接/断开电路将检测电路的输出端与反馈电压输入部件断开，以及电压设定电路为反馈电压输入部件设置预定电压。