-
公开(公告)号:CN102160185A
公开(公告)日:2011-08-17
申请号:CN200980137265.3
申请日:2009-09-18
Applicant: 阿尔卑斯电气株式会社
IPC: H01L29/84 , G01P15/08 , G01P15/125
CPC classification number: G01P15/125 , B81B7/007 , B81B2203/0307 , B81B2207/07 , B81B2207/097 , B81C2203/036 , G01P1/023 , G01P15/0802 , G01P2015/0814 , H01L21/84 , H01L27/1203
Abstract: 本发明提供一种MEMS传感器,对在第一基板侧所支撑的可动电极部以及固定电极部的各支撑导通部、和埋设在与所述第一基板空出间隔对置的第二基板侧的绝缘层内的引线层之间的接合构造进行了改良。该MEMS传感器具备:第一基板(1)、第二基板(2)、和具有配置在它们之间的可动电极部、固定电极部以及支撑导通部的功能层。在第二基板(2)的表面设置有:第二绝缘层(30)、引线层(35)、以及与引线层导通从而与各支撑导通部单独连接的连接电极部(32)。在第二绝缘层(30)的表面形成有贯穿到引线层的表面为止的凹部(37)。连接电极部(32)具有:对所述凹部(37)进行仿形的凹区域(32a)、和自凹区域的一个端部起在第二绝缘层(30)的表面一直延伸的连接区域。并且,支撑导通部(17)与连接电极部(32)的连接区域(32b)进行接合。
-
公开(公告)号:CN1863436B
公开(公告)日:2010-11-10
申请号:CN200610064816.6
申请日:2006-03-14
Applicant: 欧姆龙株式会社
CPC classification number: H05K7/06 , B81B2207/097 , B81C1/00301 , B81C1/00571 , B81C2201/0133 , B81C2201/0142 , B81C2203/0109 , B81C2203/036 , H01L2924/16235 , Y10T29/49126 , Y10T29/4913 , Y10T29/49156
Abstract: 配线基板的制造方法、光掩模、配线基板、电路元件、通信装置和计量装置。实现一种能够可靠地将至少包括配线的一部分的表面区域的上方空间密闭的配线基板的制造方法。该方法具有:在玻璃基板(11a)上形成配线用的金属薄膜的第1步骤;使用形成有配线用图形的光掩模(20),在金属薄膜上生成抗蚀剂图形的第2步骤;把抗蚀剂图形作为掩模,通过湿法刻蚀选择性地去除金属薄膜,形成配线的第3步骤。当把通过烧结玻璃(13)接合的配线的部位作为接合部位时,光掩模(20)的配线用图形的侧边(La/Lb/Lc/Ld)在与接合部位对应的区域弯曲。
-
公开(公告)号:CN108886089A
公开(公告)日:2018-11-23
申请号:CN201780019280.2
申请日:2017-03-13
Applicant: 应美盛股份有限公司
IPC: H01L41/113 , H01L41/31 , B81C1/00
CPC classification number: B81C1/00301 , B06B1/06 , B81B7/007 , B81B2201/0271 , B81C1/00238 , B81C2203/036 , H01L41/113 , H01L41/1138 , H01L41/31
Abstract: 本文提供了一种方法,该方法包括将处理基材上的第一氧化物层结合至互补金属氧化物半导体(“CMOS”)上的第二氧化物层,其中熔融结合形成了包括隔膜的统一氧化物层,该隔膜覆盖了CMOS上的腔体。将处理基材去除,留下统一氧化物层。将压电膜堆叠体沉积在统一氧化物层上。在压电膜堆叠体和统一氧化物层中形成通孔。使得电接触层沉积,其中,电接触层将压电膜堆叠体电连接至CMOS上的电极。
-
公开(公告)号:CN107032292A
公开(公告)日:2017-08-11
申请号:CN201610945347.2
申请日:2016-11-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81C1/00269 , B81B7/0041 , B81B2207/093 , B81C1/00 , B81C2201/0132 , B81C2201/019 , B81C2203/036 , H01L23/488 , H01L25/50 , B81C1/00261 , B81B7/02 , B81C2203/01
Abstract: 本发明涉及封装方法及相关的封装结构。本发明提供一种封装方法,其包括提供第一半导体衬底;在所述第一半导体衬底上形成接合区,其中所述第一半导体衬底的所述接合区包括第一接合金属层与第二接合金属层;提供具有接合区的第二半导体衬底,其中所述第二半导体衬底的所述接合区包括第三接合金属层;以及通过使所述第一半导体衬底的所述接合区接触所述第二半导体衬底的所述接合区,将所述第一半导体衬底接合到所述第二半导体衬底;其中所述第一与第三接合金属层包括铜(Cu),且所述第二接合金属层包括锡(Sn)。本发明还提供一种相关的封装结构。
-
公开(公告)号:CN106865490A
公开(公告)日:2017-06-20
申请号:CN201610562510.7
申请日:2016-07-15
Applicant: 现代自动车株式会社
Inventor: 俞一善
IPC: B81C3/00
CPC classification number: B81C1/00269 , B81B7/007 , B81B2201/0235 , B81B2201/0242 , B81B2203/04 , B81C2201/013 , B81C2201/0159 , B81C2203/0118 , B81C2203/031 , B81C2203/035 , B81C2203/036 , B81C3/001 , B81C2203/032
Abstract: 本发明涉及微机电系统传感器的制造方法。一种MEMS传感器的制造方法包括:形成第一基板,其中,第一基板包括设置在其一个表面处的下部电极;形成第二基板,其中,第二基板包括设置在其一个表面处的第一凹凸部分;第一粘结步骤,将第一基板的一个表面与第二基板的一个表面粘结以面对彼此;形成第三基板,其中,第三基板包括设置在其一个表面处的上部电极;第二粘结步骤,将第二基板的另一表面与第三基板的一个表面粘结以面对彼此;以及第三基板的另一表面上形成电极线以连接至下部电极和上部电极。
-
公开(公告)号:CN106536067A
公开(公告)日:2017-03-22
申请号:CN201580038431.X
申请日:2015-07-14
Applicant: 蝴蝶网络有限公司
Inventor: 乔纳森·M·罗思伯格 , 苏珊·A·阿列 , 基思·G·菲费 , 内华达·J·桑切斯 , 泰勒·S·拉尔斯顿
CPC classification number: G01N29/2406 , A61B8/4483 , B06B1/0292 , B81B7/007 , B81B2201/0271 , B81C1/00238 , B81C1/00301 , B81C2201/019 , B81C2203/036 , B81C2203/0792 , H01L2224/4813 , H01L2924/0002 , H01L2924/146 , H01L2924/1461
Abstract: 描述了与互补金属氧化物半导体(CMOS)衬底集成的微加工超声换能器,以及制造这种装置的方法。制造可以涉及两个单独的晶片接合步骤。晶片接合可以用于在衬底(302)中制造密封腔(306)。晶片接合也可用于将衬底(302)接合至另一衬底(304),例如CMOS晶片。至少第二晶片接合可以在低温下进行。
-
公开(公告)号:CN106477516A
公开(公告)日:2017-03-08
申请号:CN201610709814.1
申请日:2016-08-23
Applicant: 应美盛股份有限公司
CPC classification number: B81C1/00238 , B81B7/0006 , B81B2207/012 , B81C2203/019 , B81C2203/036 , B81C2203/0792
Abstract: 本发明公开了微机电系统装置以及用于形成微机电系统装置的方法。本发明公开一种用于形成MEMS装置的方法和系统。在第一方面中,所述方法包括在基底衬底的顶部金属层的至少一部分上方提供导电材料,图案化所述导电材料和所述顶部金属层的所述至少一部分,以及通过金属硅化物形成,接合所述导电材料与MEMS衬底的装置层。在第二方面中,所述MEMS装置包括MEMS衬底,其中所述MEMS衬底包含处理层、装置层,以及位于两者之间的绝缘层。所述MEMS装置进一步包括基底衬底,其中所述基底衬底包含顶部金属层和位于所述顶部金属层的至少一部分上方的导电材料,其中通过金属硅化物形成,所述导电材料与所述装置层接合。
-
公开(公告)号:CN104249991B
公开(公告)日:2016-08-10
申请号:CN201310261321.2
申请日:2013-06-26
Applicant: 中芯国际集成电路制造(上海)有限公司
CPC classification number: B81C1/00246 , B81B7/007 , B81B2207/015 , B81B2207/094 , B81C2201/0132 , B81C2201/0176 , B81C2203/0109 , B81C2203/036 , B81C2203/0735 , B81C2203/0771 , H01L41/0973
Abstract: 一种MEMS器件及其制作方法,MEMS器件制造方法包括:提供第一半导体衬底和第二半导体衬底,第一半导体衬底中形成有CMOS控制电路;在第一半导体衬底上形成第一介质层,第一介质层中具有第一金属互连结构,第一金属互连结构与CMOS控制电路相连;在第一介质层上形成牺牲层和覆盖牺牲层的键合层;将第二半导体衬底与键合层键合在一起;形成贯穿第二半导体衬底与键合层的第一通孔;在第一通孔的侧壁形成隔离层;在第一通孔中形成导电插塞,导电插塞与第一金属互连结构相连;形成第二金属互连结构,第二金属互连结构将第二半导体衬底和导电插塞的上端相连;释放出MEMS器件的可动电极。形成的MEMS器件的集成度高。
-
公开(公告)号:CN105050942A
公开(公告)日:2015-11-11
申请号:CN201480014339.5
申请日:2014-02-13
Applicant: 索尼达德克奥地利股份公司
CPC classification number: B01L3/502707 , B01L2200/12 , B01L2300/06 , B01L2300/0645 , B01L2300/0816 , B01L2300/0861 , B01L2300/0887 , B01L2300/12 , B29C65/02 , B29C65/4895 , B29C65/7817 , B29C65/8253 , B29C66/028 , B29C66/1122 , B29C66/53461 , B29C66/54 , B29C66/543 , B29C66/71 , B29C66/712 , B29C66/73365 , B29C66/9674 , B29C66/97 , B29K2023/38 , B29L2031/756 , B81B2201/058 , B81C1/00119 , B81C2203/036 , G01B11/16 , G01B11/22 , G01N3/08 , Y10T156/10 , B29K2025/06 , B29K2025/08 , B29K2077/00 , B29K2069/00 , B29K2033/12 , B29K2023/06
Abstract: 微流体装置包括由第一聚合物材料制成的第一基板(102)和由第二聚合物材料制成的第二基板(104),第一基板(102)和第二基板(104)具有相应的结合面(23,41),至少一个结合面(41)具有通道形成物(14),使得当结合面(23,41)通过表面变形而彼此结合时,所结合的第一基板和第二基板(102,104)与通道形成物(14)形成包括多个微流体通道的微流体通道网络的至少一部分,其中,与限定微流体通道网络的通道形成物(14)分离的一个或多个指示凹坑(11)形成在至少一个结合面(23,41)中,使得通过结合处理所引起的表面变形引起一个或多个指示凹坑(11)的构造的变化。
-
公开(公告)号:CN104249991A
公开(公告)日:2014-12-31
申请号:CN201310261321.2
申请日:2013-06-26
Applicant: 中芯国际集成电路制造(上海)有限公司
CPC classification number: B81C1/00246 , B81B7/007 , B81B2207/015 , B81B2207/094 , B81C2201/0132 , B81C2201/0176 , B81C2203/0109 , B81C2203/036 , B81C2203/0735 , B81C2203/0771 , H01L41/0973
Abstract: 一种MEMS器件及其制作方法,MEMS器件制造方法包括:提供第一半导体衬底和第二半导体衬底,第一半导体衬底中形成有CMOS控制电路;在第一半导体衬底上形成第一介质层,第一介质层中具有第一金属互连结构,第一金属互连结构与CMOS控制电路相连;在第一介质层上形成牺牲层和覆盖牺牲层的键合层;将第二半导体衬底与键合层键合在一起;形成贯穿第二半导体衬底与键合层的第一通孔;在第一通孔的侧壁形成隔离层;在第一通孔中形成导电插塞,导电插塞与第一金属互连结构相连;形成第二金属互连结构,第二金属互连结构将第二半导体衬底和导电插塞的上端相连;释放出MEMS器件的可动电极。形成的MEMS器件的集成度高。
-
-
-
-
-
-
-
-
-