公开(公告)号：CN103959471B

公开(公告)日：2016-06-29

申请号：CN201280056792.3

申请日：2012-10-30

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7393 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 漂移层(32)被形成在单晶衬底(20)上。漂移层(32)具有面向单晶衬底(20)的第一表面(S1)和与第一表面(S1)相反的第二表面(S2)，由碳化硅制成，具有第一导电类型。由碳化硅制成并具有第二导电类型的集电极层(30)形成在漂移层(32)的第二表面(S2)上。通过去除单晶衬底(20)，暴露漂移层(32)的第一表面(S1)。体区(33)和发射极区(34)被形成。体区(33)被布置在漂移层(32)的第一表面(S1)中，具有不同于第一导电类型的第二导电类型。发射极区(34)被布置在体区(33)上，通过体区(33)与漂移层(32)分离，具有第一导电类型。

公开(公告)号：CN105074930A

公开(公告)日：2015-11-18

申请号：CN201480009968.9

申请日：2014-02-04

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  斋藤雄 ,  增田健良

IPC: H01L29/12 ,  H01L29/78

CPC classification number: H01L29/0661 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7813

Abstract: 碳化硅半导体器件(1)具有碳化硅层(101)。碳化硅层(101)被提供有沟槽(TR)。在横截面图中，该沟槽(TR)具有作为第一侧壁表面(SW1)和底部(BT)之间的交点的第一角部(C1)，和作为第二侧壁表面(SW2)和底部(BT)之间的交点的第二角部(C2)。第一层(81)具有第二导电类型区(A)。在横截面图中，第二导电类型区(A)被布置成，与经过第一角部(C1)和第二角部(C2)中的任意角部的，并与形成碳化硅层(101)的碳化硅晶体的 方向平行的线(11)相交。通过SP除以ST计算出的比率为不低于20％且不高于130％，其中在平面图中ST表示第一层(81)和第二层(82)之间的交界面(B)中的沟槽的总面积，SP表示第二导电类型区的总面积。因此，能够提供能实现抑制击穿电压降低的碳化硅半导体器件(1)。

公开(公告)号：CN104508824A

公开(公告)日：2015-04-08

申请号：CN201380040316.7

申请日：2013-07-09

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/6603 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/66212

Abstract: 一种宽带隙半导体器件(1)，包括衬底(10)和肖特基电极(4)。衬底(10)由具有主面(10a)的宽带隙半导体材料形成并包括第一导电类型区(17)和第二导电类型区(15)。肖特基电极(4)邻接衬底(10)的主面(10a)布置。在衬底(10)处，形成具有与主面(10a)接续的侧面(10b)以及与侧面(10b)接续的底部(10c)的沟槽。肖特基电极(4)在沟槽的侧面(10b)以及主面(10a)处邻接第一导电类型区(17)，且在沟槽的底部(10c)处邻接第二导电类型区(15)。沟槽的侧面(10b)相对于衬底(10)的主面(10a)倾斜。因此，提供能缓解肖特基电极(4)和衬底(10)之间的界面处的电场的宽带隙半导体器件(1)以及制造宽带隙半导体器件(1)的方法。

公开(公告)号：CN104380472A

公开(公告)日：2015-02-25

申请号：CN201380033600.1

申请日：2013-06-11

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

Abstract: 漂移层(81)形成了碳化硅层(101)的第一主表面(P1)并且具有第一导电类型。提供源区(83)使得通过体区(82)与漂移层(81)分隔开，并且源区形成第二主表面(P2)，并且具有第一导电类型。缓和区(71)设置在漂移层(81)内并且具有距第一主表面(P1)的距离(Ld)。缓和区(71)具有第二导电类型，并且具有杂质剂量(Drx)。漂移层(81)在第一主表面(P1)和缓和区(71)之间具有杂质浓度(Nd)。满足Drx＞Ld·Nd的关系。因此，提供了具有高耐受电压的碳化硅半导体器件。

公开(公告)号：CN102484126B

公开(公告)日：2014-11-12

申请号：CN201180003503.9

申请日：2011-02-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/66068

Abstract: 所公开的碳化硅绝缘栅型半导体元件(100)的终端构造提供有：第一导电类型的半导体层(132)，其具有第一主面(137)；栅电极(142)；以及源布线(101)。其中在半导体层(132)内提供第二导电类型的主体区(133)、第一导电类型的源区(134)、第二导电类型的接触区(135)和外围RESURF区(105)以及。外围RESURF区(105)的不含主体区(133)的部分具有至少1/2半导体层(132)的厚度的宽度。由此，可以提供高电压、高性能的碳化硅绝缘栅型半导体器件(100)。

公开(公告)号：CN103765594A

公开(公告)日：2014-04-30

申请号：CN201280041157.8

申请日：2012-08-03

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L21/0475 ,  H01L21/049 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 第一层（2）具有n型导电性。第二层（3）是外延形成在第一层（2）上并具有p型导电性的层。第三层（4）是形成在第二层（3）上并具有n型导电性的层。当施主型杂质的浓度被定义为ND，受主型杂质的浓度被定义为NA，并且在深度方向上从在第一层（2）和第二层（3）之间的界面朝向第一层（2）的位置被定义为D1时，满足1≤ND/NA≤50的D1为1μm或更小。设置栅极沟槽（6），其延伸穿过第三层（4）和第二层（3）以到达第一层（2），栅极绝缘膜（8）覆盖栅极沟槽（6）的侧壁。栅电极（9）嵌入在栅极沟槽（6）中并且在其间插入有栅极绝缘膜（8）。

公开(公告)号：CN102257190B

公开(公告)日：2014-04-16

申请号：CN201080003672.8

申请日：2010-04-06

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  佐佐木信 ,  增田健良

IPC: C30B29/36 ,  C23C16/32 ,  C23C16/42 ,  C30B25/20 ,  H01L21/02 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/80 ,  H01L29/808 ,  H01L29/812 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/7802 ,  B24B7/17 ,  B24B7/228 ,  B24B37/08 ,  B24B37/10 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/0465 ,  H01L29/02 ,  H01L29/045 ,  H01L29/063 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7813 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/812 ,  H01L29/8122 ,  H01L29/8128 ,  H01L29/8611 ,  H01L29/872

Abstract: 提供了一种衬底、具有薄膜的衬底、用上述衬底形成的半导体器件以及制造所述半导体器件的方法，其中所述衬底实现了抑制由于衬底的弯曲而造成半导体器件加工精度的劣化。在衬底(1)中，主表面(1a)的直径为2英寸或更大，主表面(1a)弯曲度值为-40μm至-5μm，并且主表面(1a)的翘曲度值为5μm至40μm。优选衬底(1)的主表面(1a)的表面粗糙程度(Ra)的值为1nm或更小，并且优选主表面(1b)的表面粗糙程度(Ra)的值为100nm或更小。

公开(公告)号：CN103582950A

公开(公告)日：2014-02-12

申请号：CN201280025863.3

申请日：2012-05-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/16 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7813 ,  H01L21/0475

Abstract: 一种衬底，其具有由具有多型4H的六方形单晶结构的半导体制成的表面（SR）。通过交替地设置具有（0-33-8）的平面取向的第一平面（S1）和连接到第一平面（S1）并且具有与第一平面（S1）的平面取向不同的平面取向的第二平面（S2）来构建衬底的表面（SR）。在衬底的表面（SR）上设置有栅绝缘膜。在栅绝缘膜上设置有栅电极。

公开(公告)号：CN103247536A

公开(公告)日：2013-08-14

申请号：CN201310010890.X

申请日：2013-01-11

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66068 ,  H01L21/02378 ,  H01L21/0445 ,  H01L21/0465 ,  H01L21/047 ,  H01L21/048 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66477 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种制造碳化硅半导体器件的方法。制备构成碳化硅层（10）的第一表面（F1）并且具有第一导电类型的第一层（5）。在与第一层（5）的第一表面（F1）相反的面上，形成内部沟槽（IT）。注入杂质，使得在内部沟槽（IT）的侧壁（SD）上，第一层（5）的导电类型反转，通过注入杂质，由第一层（5）形成位于内部沟槽（IT）的侧壁（SD）上并且具有第二导电类型的注入区（14）和第一导电类型的非注入区（11a）。形成第一导电类型的第二层（11b），填充内部沟槽（IT），并且与非注入区（11a）一起构成第一区（11）。

公开(公告)号：CN102770961A

公开(公告)日：2012-11-07

申请号：CN201180010776.6

申请日：2011-12-07

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/316 ,  H01L21/3205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/66068

Abstract: 一种制造MOSFET（100）的方法，该包括以下步骤：制备碳化硅衬底（1），在该碳化硅衬底（1）上形成有源层（7），在该有源层（7）上形成栅极氧化物膜（91），在该栅极氧化物膜（91）上形成栅电极（93），在该有源层（7）上形成源极接触电极（92）以及在该源极接触电极（92）上形成源极互连（95）。形成该源极互连（95）的步骤包括以下步骤：在该源极接触电极（92）上形成导体膜以及通过利用反应离子蚀刻蚀刻该导体膜，来处理该导体膜。然后，制造MOSFET 100的方法进一步包括以下步骤：在处理该导体膜的步骤之后，执行将所述衬底（1）加热至不低于50℃的温度的退火。