半导体器件以及用于制造半导体器件的方法

    公开(公告)号:CN107958936B

    公开(公告)日:2022-03-08

    申请号:CN201710119656.9

    申请日:2017-03-02

    Abstract: 本发明涉及半导体器件以及用于制造半导体器件的方法。一种半导体器件包括n+型碳化硅基板、n‑型层、n型层、多个沟槽、p型区域、n+型区域、栅极绝缘膜、栅电极、源电极、漏电极和沟道。多个沟槽被布置为平面矩阵形状。n+型区域被布置为具有开口的平面网格类型、围绕沟槽中的每一个、并且在平面对角线方向上彼此相邻的沟槽之间与源电极接触。p型区域被布置在平面网格类型的n+型区域的开口中。

    半导体器件
    42.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113871452A

    公开(公告)日:2021-12-31

    申请号:CN202111138971.9

    申请日:2016-11-22

    Abstract: 本发明公开了半导体器件。一种半导体器件,包含:n‑型层,布置在n+型碳化硅衬底的第一表面上;第一沟槽和第二沟槽,形成在n‑型层中并且彼此分离;n+型区,布置在第一沟槽的侧面与第二沟槽的侧面之间并且布置在n‑型层上;栅极绝缘层,布置在第一沟槽内;源极绝缘层,布置在第二沟槽内;栅极,布置在栅极绝缘层上;氧化层,布置在栅极上;源极,布置在氧化层、n+型区、及源极绝缘层上;以及漏极,布置在n+型碳化硅衬底的第二表面上。

    半导体器件及制造其的方法

    公开(公告)号:CN107546268A

    公开(公告)日:2018-01-05

    申请号:CN201611077777.3

    申请日:2016-11-30

    Abstract: 本发明提供一种半导体器件,包括:n-型层,其设置在n+型碳化硅衬底的第一表面上;第一沟槽,其在n-型层中形成;p型区域,其设置在第一沟槽的两个侧表面上;n+型区域,其设置在第一沟槽的两个侧表面上,并且设置在n-型层和p型区域上;栅极绝缘层,其设置在第一沟槽内侧;栅电极,其设置在栅极绝缘层上;氧化物层,其设置在栅电极上;源电极,其设置在氧化物层和n+区域上;以及漏电极,其设置在n+型碳化硅衬底的第二表面上,其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道设置在第一沟槽的两个侧表面中,并且第一沟道和第二沟道被设置成在n+型碳化硅衬底的第一表面的水平方向上相邻。

Patent Agency Ranking