-
公开(公告)号：CN114220812A
公开(公告)日：2022-03-22
申请号：CN202110856079.8
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 姆鲁尼尔·阿必吉斯·卡迪尔巴德 , 马哈维 , 张惠政 , 陈科夆 , 林耕竹
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明提出一种半导体结构。制作隔离结构于堆叠的晶体管结构的源极/漏极外延结构之间的隔离结构的方法。方法包括沉积无氧介电材料于第一外延结构上的开口中，其中无氧介电材料覆盖第一外延结构的上表面与开口的侧壁表面。方法亦包括暴露无氧介电材料至氧化工艺以氧化无氧介电材料，其中氧化工艺不氧化第一外延结构上的无氧介电材料的一部分。此外，蚀刻氧化的无氧介电材料，并形成第二外延层于蚀刻步骤未移除的无氧介电材料上，以实质上填入开口。
-
公开(公告)号：CN113921519A
公开(公告)日：2022-01-11
申请号：CN202110626605.1
申请日：2021-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开涉及半导体器件及方法。公开了用于改善接触插塞和相邻的介质层层之间的密封的方法及其形成的半导体器件。在一个实施例中，一种半导体器件包括：第一电介质层，位于导电特征之上，该第一电介质层的第一部分包括第一掺杂剂；金属特征，电耦合到导电特征，该金属特征包括：第一接触件材料，与导电特征接触；第二接触件材料，位于第一接触件材料之上，第二接触件材料包括与第一接触件材料不同的材料，第二接触件材料的第一部分还包括第一掺杂剂；以及电介质衬里，位于第一电介质层和金属特征之间，电介质衬里的第一部分包括第一掺杂剂。
-
公开(公告)号：CN113764351A
公开(公告)日：2021-12-07
申请号：CN202110625374.2
申请日：2021-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及半导体器件和制造方法。根据一些实施例，通过穿过第一电介质层和第二电介质层暴露源极/漏极区域，来形成源极/漏极接触件。使第二电介质层在第一电介质层之下凹陷，并且在源极/漏极区域上形成硅化物区域，其中硅化物区域具有扩展的宽度。
-
公开(公告)号：CN113594093A
公开(公告)日：2021-11-02
申请号：CN202110734400.5
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 半导体装置的形成方法包括：形成第一多个鳍片在基板的第一区域中，第一凹部插入在介于基板的第一区域中的相邻鳍片之间，第一凹部具有第一深度及第一宽度。形成第二多个鳍片在基板的第二区域中，第二凹部插入在介于基板的第二区域中的相邻鳍片之间，第二凹部具有第二深度及第二宽度。第二凹部的第二宽度小于第一凹部的第一宽度，且第二凹部的第二深度小于第一凹部的第一深度。形成第一介电层于第一凹部及第二凹部中。转换在第一凹部及第二凹部中的第一介电层为经处理的介电层。
-
公开(公告)号：CN113451215A
公开(公告)日：2021-09-28
申请号：CN202110631750.9
申请日：2021-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本公开涉及制造半导体器件的方法。本公开提供了一种扩大用于形成源极/漏极接触件的工艺窗口的方法。该方法可以包括：接收包括源极/漏极特征的工件，该源极/漏极特征在被限定在两个栅极结构之间的源极/漏极开口中暴露；在源极/漏极开口的侧壁和源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻电介质层，以暴露源极/漏极特征；对电介质层进行注入工艺；以及在执行注入工艺之后，对工件执行预清洁工艺。注入工艺包括非零倾斜角度。
-
Patent Agency Ranking
公开(公告)号：CN113270370A
公开(公告)日：2021-08-17
申请号：CN202010894439.9
申请日：2020-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L21/336 , H01L29/06 , H01L29/08 , H01L29/36 , H01L29/78
Abstract: 本公开涉及双掺杂源极/漏极区域及其形成方法。一种方法包括：在半导体鳍中形成源极/漏极区域；在形成所述源极/漏极区域之后，将第一杂质注入所述源极/漏极区域；以及在注入所述第一杂质之后，将第二杂质注入所述源极/漏极区域。所述第一杂质具有比所述第二杂质更低的生成焓。所述方法还包括：在注入所述第二杂质之后，对所述源极/漏极区域进行退火。
-
公开(公告)号：CN113053800A
公开(公告)日：2021-06-29
申请号：CN202011221811.6
申请日：2020-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本公开涉及互连层及其制造方法。本公开描述了一种用于在导电结构中平坦化钌金属层的方法。该方法包括在第二导电结构上形成第一导电结构，其中，形成第一导电结构包括在设置在第二导电结构上的电介质层中形成开口，以及在开口中沉积钌金属以过度填充开口。形成第一导电结构包括掺杂钌金属以及抛光经掺杂的钌金属以形成第一导电结构。
-
公开(公告)号：CN112447715A
公开(公告)日：2021-03-05
申请号：CN202010883722.1
申请日：2020-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本申请公开了FINFET器件和方法。一种器件，包括从半导体衬底延伸的鳍；在鳍之上的栅极堆叠；在栅极堆叠的侧壁上的第一间隔件；在与第一间隔件相邻的鳍中的源极/漏极区域；在栅极堆叠、第一间隔件和源极/漏极区域之上延伸的层间电介质层(ILD)，ILD具有第一部分和第二部分，其中ILD的第二部分比ILD的第一部分更靠近栅极堆叠；延伸穿过ILD并接触源极/漏极区域的接触插塞；在接触插塞的侧壁上的第二间隔件；以及第一隔离件和第二隔离件之间的气隙，其中，ILD的第一部分延伸穿过气隙并与第二间隔件物理接触，其中，ILD的第一部分密封气隙。
-
公开(公告)号：CN110600368A
公开(公告)日：2019-12-20
申请号：CN201910501892.6
申请日：2019-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 本发明所述的实施例涉及半导体工艺所用的方法，具体涉及形成装置的栅极结构，比如置换栅极工艺与其形成的装置。在一些例子中，沉积界面介电层与栅极介电层之后，可在控制下的含氮环境中进行快速退火工艺如激光退火或闪光灯退火工艺，以形成氮化部分于栅极介电层中。氮化部分可钝化栅极介电层表面的缺陷，并可作为阻障以避免蚀刻化学剂与来自后续栅极堆叠层的缺陷/掺质影响或扩散穿过栅极介电层。具体而言，毫秒等级的快速热退火工艺可限制氮原子在栅极介电层中，而不会扩散至下方的界面介电层及/或任何相邻的结构如鳍状物。
-
公开(公告)号：CN110277309A
公开(公告)日：2019-09-24
申请号：CN201811480549.X
申请日：2018-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/768
Abstract: 此处所述的实施例一般关于在半导体制程中，用于图案化结构的遮罩其形成方法。在一实施例中，形成介电层于基板上。形成遮罩于介电层上。形成遮罩的步骤包括沉积第一层于介电层上；在第一布植制程中以第一能量将掺质物种布植穿过图案化材料至第一层中；在第一布植制程之后，在第二布植制程中以第二能量将掺质物种布植穿过图案化材料至第一层中，且第二能量大于第一能量；以及形成遮罩的遮罩部分，包括选择性移除第一层其未布植掺质物种的部分。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.064 seconds)
