-
公开(公告)号：CN113451215B
公开(公告)日：2024-03-22
申请号：CN202110631750.9
申请日：2021-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本公开涉及制造半导体器件的方法。本公开提供了一种扩大用于形成源极/漏极接触件的工艺窗口的方法。该方法可以包括：接收包括源极/漏极特征的工件，该源极/漏极特征在被限定在两个栅极结构之间的源极/漏极开口中暴露；在源极/漏极开口的侧壁和源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻电介质层，以暴露源极/漏极特征；对电介质层进行注入工艺；以及在执行注入工艺之后，对工件执行预清洁工艺。注入工艺包括非零倾斜角度。
-
公开(公告)号：CN116247074A
公开(公告)日：2023-06-09
申请号：CN202310115567.2
申请日：2023-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/78 , H01L21/336
Abstract: 一种半导体装置及其形成方法。在一实施例中，装置包括源极/漏极区域，邻接于通道区域；层间介电质，位于源极/漏极区域上；源极/漏极接触，延伸穿过层间介电质且进入源极/漏极区域；金属半导体合金区域，位于源极/漏极接触及源极/漏极区域之间，金属半导体合金区域，设置在通道区域的上表面下方，金属半导体合金区域包括第一掺杂物；以及接触间隔物，环绕源极/漏极接触，接触间隔物包括第一掺杂物及非晶化杂质。
-
公开(公告)号：CN115206787A
公开(公告)日：2022-10-18
申请号：CN202210474737.1
申请日：2022-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/265 , H01L21/768
Abstract: 本公开提供制造半导体装置的方法。方法包括将中性元素布植进介电层、蚀刻停止层和金属特征，其中介电层设置在蚀刻停止层上方，且金属特征设置穿过介电层和蚀刻停止层。方法进一步包括使用锗气体作为中性元素的来源，且使用高于6.75mA的射束电流布植中性元素。
-
公开(公告)号：CN114520188A
公开(公告)日：2022-05-20
申请号：CN202110304424.7
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/265 , H01L29/78
Abstract: 本申请涉及通过注入减小导电特征之间的间隔。一种方法包括在源极/漏极区域之上形成第一电介质层，以及在源极/漏极区域之上形成源极/漏极接触插塞并将该源极/漏极接触插塞电连接至源极/漏极区域。源极/漏极接触插塞的顶部具有第一横向尺寸。执行注入工艺以将掺杂剂注入到第一电介质层中。该注入工艺使得源极/漏极接触插塞具有小于第一横向尺寸的第二横向尺寸。该方法还包括在蚀刻停止层之上形成第二电介质层，以及形成与源极/漏极接触插塞相邻的栅极接触插塞。
-
公开(公告)号：CN112447715B
公开(公告)日：2025-04-25
申请号：CN202010883722.1
申请日：2020-08-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请公开了FINFET器件和方法。一种器件，包括从半导体衬底延伸的鳍；在鳍之上的栅极堆叠；在栅极堆叠的侧壁上的第一间隔件；在与第一间隔件相邻的鳍中的源极/漏极区域；在栅极堆叠、第一间隔件和源极/漏极区域之上延伸的层间电介质层(ILD)，ILD具有第一部分和第二部分，其中ILD的第二部分比ILD的第一部分更靠近栅极堆叠；延伸穿过ILD并接触源极/漏极区域的接触插塞；在接触插塞的侧壁上的第二间隔件；以及第一隔离件和第二隔离件之间的气隙，其中，ILD的第一部分延伸穿过气隙并与第二间隔件物理接触，其中，ILD的第一部分密封气隙。
-
Patent Agency Ranking
公开(公告)号：CN113793834B
公开(公告)日：2024-05-24
申请号：CN202011628053.X
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括：形成金属性特征；在金属性特征之上形成蚀刻停止层；用掺杂剂注入金属性特征；在蚀刻停止层之上形成电介质层；执行第一蚀刻工艺以蚀刻电介质层和蚀刻停止层，以形成第一开口；执行第二蚀刻工艺以蚀刻金属性特征，并在金属性特征中形成第二开口，其中第二开口与第一开口接合；以及用金属性材料填充第一开口和第二开口以形成接触插塞。
-
公开(公告)号：CN115472571A
公开(公告)日：2022-12-13
申请号：CN202210338580.X
申请日：2022-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及半导体结构及其制造方法。一种方法包括形成源极/漏极区域，在源极/漏极区域上方形成电介质层，以及蚀刻电介质层以形成接触开口。源极/漏极区域暴露于接触开口。该方法还包括沉积延伸到接触开口中的电介质间隔件层，蚀刻电介质间隔件层以在接触开口中形成接触间隔件，在沉积电介质间隔件层之后通过接触开口向源极/漏极区域中注入掺杂剂，以及形成接触插塞以填充接触开口。
-
公开(公告)号：CN113793834A
公开(公告)日：2021-12-14
申请号：CN202011628053.X
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括：形成金属性特征；在金属性特征之上形成蚀刻停止层；用掺杂剂注入金属性特征；在蚀刻停止层之上形成电介质层；执行第一蚀刻工艺以蚀刻电介质层和蚀刻停止层，以形成第一开口；执行第二蚀刻工艺以蚀刻金属性特征，并在金属性特征中形成第二开口，其中第二开口与第一开口接合；以及用金属性材料填充第一开口和第二开口以形成接触插塞。
-
公开(公告)号：CN118039696A
公开(公告)日：2024-05-14
申请号：CN202410084796.7
申请日：2024-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在实施例中，半导体器件包括：第一半导体纳米结构；与第一半导体纳米结构相邻的第二半导体纳米结构；位于第一半导体纳米结构的第一侧壁上的第一源极/漏极区域；位于第二半导体纳米结构的第二侧壁上的第二源极/漏极区域，第二源极/漏极区域与第一源极/漏极区域完全分隔开；以及位于第一源极/漏极区域和第二源极/漏极区域之间的源极/漏极接触件。本发明的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN113451215A
公开(公告)日：2021-09-28
申请号：CN202110631750.9
申请日：2021-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本公开涉及制造半导体器件的方法。本公开提供了一种扩大用于形成源极/漏极接触件的工艺窗口的方法。该方法可以包括：接收包括源极/漏极特征的工件，该源极/漏极特征在被限定在两个栅极结构之间的源极/漏极开口中暴露；在源极/漏极开口的侧壁和源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻电介质层，以暴露源极/漏极特征；对电介质层进行注入工艺；以及在执行注入工艺之后，对工件执行预清洁工艺。注入工艺包括非零倾斜角度。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
