-
公开(公告)号：CN108231683B
公开(公告)日：2020-05-19
申请号：CN201710680196.7
申请日：2017-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 一种半导体元件及其制造方法。提供一种鳍式场效晶体管元件，鳍式场效晶体管元件包含从介电隔离结构往外向上突出的多个鳍式结构与部分地环绕包覆鳍式结构的多个栅极结构。鳍式结构的每一者在第一方向上延伸，且栅极结构的每一者在不同于第一水平方向的第二水平方向上延伸。磊晶结构形成于鳍式结构的每一者的至少一侧表面上。磊晶结构包含第一磊晶层、第二磊晶层或第三磊晶层。形成于每一鳍式结构上的磊晶结构与其相邻的多个磊晶结构被间隙所隔开。硅化物层形成于磊晶结构的每一者上。硅化物层至少部分地填充于间隙中。导电接触形成于硅化物层上。
-
公开(公告)号：CN108735674A
公开(公告)日：2018-11-02
申请号：CN201711154645.0
申请日：2017-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8244 , H01L21/336 , H01L29/10
CPC classification number: H01L27/1104 , H01L21/0273 , H01L21/30604 , H01L21/31111 , H01L21/31144 , H01L21/823418 , H01L21/823431 , H01L21/823437 , H01L27/1116 , H01L29/6656 , H01L29/66636
Abstract: 一种方法包括蚀刻第一半导体鳍和第二半导体鳍以形成第一凹槽。第一半导体鳍和第二半导体鳍具有第一距离。蚀刻第三半导体鳍和第四半导体鳍以形成第二凹槽。第三半导体鳍和第四半导体鳍具有等于或小于第一距离的第二距离。实施外延以同时从第一凹槽生长第一外延半导体区和从第二凹槽生长第二外延半导体区。第一外延半导体区彼此合并，并且第二外延半导体区彼此分离。本发明实施例涉及用于源极/漏极外延区的灵活合并方案。
-
公开(公告)号：CN112447715B
公开(公告)日：2025-04-25
申请号：CN202010883722.1
申请日：2020-08-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请公开了FINFET器件和方法。一种器件，包括从半导体衬底延伸的鳍；在鳍之上的栅极堆叠；在栅极堆叠的侧壁上的第一间隔件；在与第一间隔件相邻的鳍中的源极/漏极区域；在栅极堆叠、第一间隔件和源极/漏极区域之上延伸的层间电介质层(ILD)，ILD具有第一部分和第二部分，其中ILD的第二部分比ILD的第一部分更靠近栅极堆叠；延伸穿过ILD并接触源极/漏极区域的接触插塞；在接触插塞的侧壁上的第二间隔件；以及第一隔离件和第二隔离件之间的气隙，其中，ILD的第一部分延伸穿过气隙并与第二间隔件物理接触，其中，ILD的第一部分密封气隙。
-
公开(公告)号：CN108735604B
公开(公告)日：2021-07-23
申请号：CN201710957976.1
申请日：2017-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种方法包括在半导体鳍上形成栅极介电层，以及在栅极介电层上方形成栅电极。栅电极在半导体鳍的侧壁和顶面上延伸。在栅电极的侧壁上选择性地沉积栅极间隔件。栅极介电层的暴露部分不含有与用于形成沉积在其上的栅极间隔件相同的材料。该方法还包括使用栅极间隔件作为蚀刻掩模来蚀刻栅极介电层，以暴露半导体鳍的部分，并且基于半导体鳍形成外延半导体区。本发明的实施例还涉及晶体管的形成方法。
-
公开(公告)号：CN112103289A
公开(公告)日：2020-12-18
申请号：CN202010169087.0
申请日：2020-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/28
Abstract: 本文公开一种半导体装置及其制造方法。一种范例性半导体装置包括基板以及设置在基板上的至少两个栅极结构。每个上述至少两个栅极结构包括栅极电极以及沿着栅极电极的侧壁设置的一间隔物。上述间隔物包括再填充部分以及底部部分，其中上述间隔物的再填充部分具有漏斗形状，使得上述间隔物的再填充部分的顶部表面大于上述间隔物的再填充部分的底部表面。且源极/漏极接点被设置在基板上以及上述至少两个栅极结构的上述间隔物之间。
-
Patent Agency Ranking
公开(公告)号：CN109427670B
公开(公告)日：2020-11-20
申请号：CN201711276669.3
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种方法包括形成从衬底延伸的两个鳍，每个鳍具有沟道区和两个源极/漏极(S/D)区；形成在相应的沟道区处接合每个鳍的栅极堆叠件；在栅极堆叠件的顶面和侧壁表面上方且在鳍的S/D区的顶面和侧壁表面上方沉积一个或多个介电层；以及对一个或多个介电层实施蚀刻工艺。该蚀刻工艺同时在栅极堆叠件的顶面上方产生聚合物层，导致鳍的S/D区的顶面和侧壁表面暴露，并且栅极堆叠件的大部分侧壁表面仍被一个或多个介电层覆盖。该方法还包括在鳍的S/D区的顶面和侧壁表面上方生长一个或多个外延层。本发明实施例涉及周围包裹的外延结构和方法。
-
公开(公告)号：CN108735604A
公开(公告)日：2018-11-02
申请号：CN201710957976.1
申请日：2017-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/823864 , H01L21/00 , H01L21/823814 , H01L21/823821 , H01L27/0924 , H01L29/0847 , H01L29/4983
Abstract: 一种方法包括在半导体鳍上形成栅极介电层，以及在栅极介电层上方形成栅电极。栅电极在半导体鳍的侧壁和顶面上延伸。在栅电极的侧壁上选择性地沉积栅极间隔件。栅极介电层的暴露部分不含有与用于形成沉积在其上的栅极间隔件相同的材料。该方法还包括使用栅极间隔件作为蚀刻掩模来蚀刻栅极介电层，以暴露半导体鳍的部分，并且基于半导体鳍形成外延半导体区。本发明的实施例还涉及晶体管的形成方法。
-
公开(公告)号：CN114823542A
公开(公告)日：2022-07-29
申请号：CN202210448602.8
申请日：2017-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8244 , H01L21/336 , H01L29/10
Abstract: 一种方法包括蚀刻第一半导体鳍和第二半导体鳍以形成第一凹槽。第一半导体鳍和第二半导体鳍具有第一距离。蚀刻第三半导体鳍和第四半导体鳍以形成第二凹槽。第三半导体鳍和第四半导体鳍具有等于或小于第一距离的第二距离。实施外延以同时从第一凹槽生长第一外延半导体区和从第二凹槽生长第二外延半导体区。第一外延半导体区彼此合并，并且第二外延半导体区彼此分离。本发明实施例涉及用于源极/漏极外延区的灵活合并方案。
-
公开(公告)号：CN112447715A
公开(公告)日：2021-03-05
申请号：CN202010883722.1
申请日：2020-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本申请公开了FINFET器件和方法。一种器件，包括从半导体衬底延伸的鳍；在鳍之上的栅极堆叠；在栅极堆叠的侧壁上的第一间隔件；在与第一间隔件相邻的鳍中的源极/漏极区域；在栅极堆叠、第一间隔件和源极/漏极区域之上延伸的层间电介质层(ILD)，ILD具有第一部分和第二部分，其中ILD的第二部分比ILD的第一部分更靠近栅极堆叠；延伸穿过ILD并接触源极/漏极区域的接触插塞；在接触插塞的侧壁上的第二间隔件；以及第一隔离件和第二隔离件之间的气隙，其中，ILD的第一部分延伸穿过气隙并与第二间隔件物理接触，其中，ILD的第一部分密封气隙。
-
公开(公告)号：CN112234059A
公开(公告)日：2021-01-15
申请号：CN202010401821.1
申请日：2020-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供半导体装置及其形成方法。根据一实施例的半导体装置包含第一栅极堆叠、第二栅极堆叠、设置在第一栅极堆叠和第二栅极堆叠之间的第一源极/漏极部件以及在第一源极/漏极部件上方并与第一源极/漏极部件电耦合的源极/漏极接触件。源极/漏极接触件与第一栅极堆叠和第二栅极堆叠中的每一个由设置在源极/漏极接触件的侧壁上的内间隔物、第一气隙、第一栅极间隔物和第二气隙隔开，第一气隙和第二气隙由第一栅极间隔物隔开。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.039 seconds)
