公开(公告)号：CN118676245A

公开(公告)日：2024-09-20

申请号：CN202410633542.6

申请日：2024-05-21

Applicant: 西安电子科技大学

Inventor： 王利明 ,  刘阳 ,  高亮 ,  苗田 ,  胡进 ,  张宁宁 ,  王夏宇 ,  李栋 ,  马瑞 ,  胡辉勇 ,  朱樟明

IPC: H01L31/18 ,  H01L31/107 ,  H01L31/0216 ,  H01L31/0224 ,  H01L31/0352

Abstract: 本发明涉及一种Si基Ge SPAD器件及其制备方法，制备方法包括：在SOI衬底的顶层硅离子注入形成n+‑Si电极接触层；在n+‑Si电极接触层上依次层叠制备i‑Si倍增层和绝缘层；刻蚀部分绝缘层露出i‑Si倍增层，形成电荷层窗口区域；利用原位掺杂工艺和原位生长工艺，在电荷层窗口区域的i‑Si倍增层上依次层叠制备p‑Si电荷层、i‑Ge吸收层和p+‑Ge电极接触层；对绝缘层和i‑Si倍增层进行刻蚀，形成n+区接触层通孔，在n+区接触层通孔内以及p+‑Ge电极接触层上，制备金属化工艺定义电极；在p+‑Ge电极接触层上制备抗反射层。本发明通过引入原位生长和原为掺杂工艺，避免引入大量晶格缺陷，从而提高了器件灵敏度和探测效率。

公开(公告)号：CN117572750A

公开(公告)日：2024-02-20

申请号：CN202410005045.1

申请日：2024-01-02

Applicant: 西安电子科技大学

Inventor： 马瑞 ,  李春林 ,  王夏宇 ,  胡进 ,  李栋 ,  朱樟明

IPC: G04F10/00

Abstract: 本发明公开了一种差分对称型并行比较的时间数字转换器，包括：单端转差分模块一、延迟锁相环、单端转差分模块二、差分压控延时链模块一、差分压控延时链模块二、时间比较器阵列和编码器；其中的延迟锁相环采用差分压控延时单元提高了对电源噪声的抑制能力，加快了锁定时间，动态控制延时链偏置电压Vc，使得时间数字转换器具有较好的鲁棒性。本发明通过延迟锁相环采用差分压控延时单元提高了对电源噪声的抑制能力，加快了锁定时间，动态控制延时链偏置电压Vc，使得时间数字转换器具有较好的鲁棒性；设计了一种新型并行比较排列方式，为后续版图设计和布局提供便利，实现拓扑结构对称、走线长度相同的版图布局，以提高时间数字转换器的线性度。

公开(公告)号：CN117277974A

公开(公告)日：2023-12-22

申请号：CN202311092832.6

申请日：2023-08-28

Applicant: 西安电子科技大学

Inventor： 王夏宇 ,  孙既海 ,  马瑞 ,  胡进 ,  李栋 ,  刘阳 ,  朱樟明

IPC: H03F1/42 ,  H03F3/08 ,  H03F3/45

Abstract: 本发明公开了一种基于电流缓冲器的高带宽跨阻放大器，包括：电流缓冲器单元，采用调节型共源共栅结构，包括电压信号输入端、电流信号输入端和电流信号输出端，其中，电压信号输入端用于与电源电压的电源电压信号端和参考电压源的参考电压信号端电连接，电流信号输入端用于与外部器件的电流信号端电连接，电流信号输出端与核心放大器单元的信号输入端电连接；核心放大器单元，包括N个放大级、信号输入端和信号输出端，第1个放大级的输入端为信号输入端，第N个放大级的输出端为信号输出端；N为奇数；反馈单元的第一端与信号输入端电连接，第二端与信号输出端电连接。本发明可以用于隔离硅光电倍增管输出端的大电容，提高跨阻放大器的带宽。

公开(公告)号：CN116008963A

公开(公告)日：2023-04-25

申请号：CN202211732360.1

申请日：2022-12-30

Applicant: 西安电子科技大学

Inventor： 李栋 ,  李晓聪 ,  马瑞 ,  胡进 ,  王夏宇 ,  朱樟明

IPC: G01S7/486 ,  G01S7/4861 ,  G01S7/497

Abstract: 本发明公开了一种适用于单光子探测器的相关解调装置，包括：单光子探测器；单光子探测器读出电路，包括第一编码电路和第一累加器，第一编码电路的输入端与单光子探测器的输出端电连接，第一编码电路的输出端与第一累加器的输入端电连接；基于帧间相关的非线性累加器，其输入端与第一累加器的输出端电连接；基于同步采样的直方图统计算法单元，其输入端与基于帧间相关的非线性累加器的输出端电连接；共模抑制单元，其输入端与基于同步采样的直方图统计算法单元的输出端电连接，共模抑制单元的输出端与基于同步采样的直方图统计算法单元的输入端电连接。本发明能够提高单光子探测器测量结果的信噪比。

公开(公告)号：CN114625203A

公开(公告)日：2022-06-14

申请号：CN202111675370.1

申请日：2021-12-31

Applicant: 西安电子科技大学

Inventor： 王夏宇 ,  李春林 ,  刘马良 ,  马瑞 ,  朱樟明

IPC: G05F1/625

Abstract: 本发明公开了一种单光子雪崩二极管的高压偏置电路，包括：动态高压产生单元、SPAD器件及前端电路单元、光脉冲计数单元、计数速率比较判别单元。动态高压产生单元用于给SPAD器件及前端电路单元的SPAD器件提供高于其反向击穿电压的动态偏置电压HV，使SPAD器件及前端电路单元中的SPAD器件工作在盖革模式，具有单光子灵敏度，并且通过反馈输入端Cont接收计数速率比较判别单元反馈输出的，光脉冲计数单元的计数速率R与计数速率阈值的比较结果，动态高压产生单元根据比较结果调节动态偏置电压HV的大小后输出，以改变SPAD器件的光子探测效率，使光脉冲计数速率R始终处于一个合适的范围内。本发明提高了激光雷达接收机系统对于背景光的容忍度，提高了器件的动态范围。

公开(公告)号：CN109639282B

公开(公告)日：2021-08-24

申请号：CN201811252034.4

申请日：2018-10-25

Applicant: 西安电子科技大学

Inventor： 朱樟明 ,  李哲 ,  刘术彬 ,  李登全 ,  马瑞

IPC: H03M1/46 ,  H03M1/08 ,  H03M1/00

Abstract: 本发明涉及一种单端输入的低功耗同步寄存器型逐次逼近ADC，包括：自举开关(1)、差分电容阵列(2)、比较器(3)、SAR逻辑控制器(4)和输出寄存器(5)；其中，差分电容阵列(2)分别连接比较器(3)和SAR逻辑控制器(4)；差分电容阵列(2)通过自举开关(1)连接输入端；比较器(3)连接SAR逻辑控制器(4)；SAR控制器(4)连接输出寄存器(5)；输出寄存器(5)连接输出端。本发明提供的单端输入的低功耗同步寄存器型逐次逼近ADC，能够直接对单端信号进行处理，避免了额外的单端转差分电路，从而降低了设计难度，减少了电路面积，降低了功耗；而且能够在转换过程中保证比较器的共模电压基本稳定在参考电压Vcm附近，从而降低比较器的动态失调，提高电路整体精度。

公开(公告)号：CN109212509B

公开(公告)日：2021-07-16

申请号：CN201811108589.1

申请日：2018-09-21

Applicant: 西安电子科技大学

Inventor： 张玮 ,  马瑞 ,  刘马良 ,  朱樟明 ,  刘帘曦

IPC: G01S7/487

Abstract: 本发明涉及一种用于激光雷达接收机的高通滤波器，包括：偏置电路，用于提供偏置信号；高通滤波模块，连接所述偏置电路，用于处理所述偏置信号和前级电路提供的第一信号生成第二信号，输出第二信号至后级电路；电荷补充模块，连接所述偏置电路，用于当所述第二信号发生变化时，为所述偏置电路与所述后级电路之间提供充电放电路径。本发明实施例用电荷补充模块，可以在前级电路发生切换、高通滤波模块的输出工作点发生变化时为偏置电路与后级电路之间提供低阻充电放电路径，最大程度的缩短切换时间，快速的使输出工作点达到稳定状态，从而使得系统可以很快恢复到正常工作的状态，缩短了电位恢复时间，保证了激光雷达检测和输出的连续性。

公开(公告)号：CN110557120B

公开(公告)日：2021-02-26

申请号：CN201910760653.2

申请日：2019-08-16

Applicant: 西安电子科技大学

Inventor： 朱樟明 ,  张玮 ,  马瑞 ,  刘马良 ,  王夏宇 ,  胡进

IPC: H03L7/089

Abstract: 本发明公开了一种快速锁定的延迟链锁相环，包括压控延迟链、加速锁定控制模块、鉴相器、电荷泵以及环路滤波器；其中，所述压控延迟链连接时钟输入端；所述加速锁定控制模块连接所述压控延迟链；所述鉴相器连接所述压控延迟链的输出端和所述加速锁定控制模块的输出端；所述电荷泵连接所述鉴相器的输出端和所述加速锁定控制模块的输出端；所述环路滤波器连接所述电荷泵的输出端和所述压控延迟链的输入端。本发明提供的延迟链锁相环可以使系统快速、稳定、准确的进入锁定状态。

公开(公告)号：CN110044479B

公开(公告)日：2020-07-31

申请号：CN201910181488.5

申请日：2019-03-11

Applicant: 西安电子科技大学

Inventor： 刘马良 ,  刘秉政 ,  马瑞 ,  朱樟明 ,  杨银堂

IPC: G01J1/44

Abstract: 本发明涉及一种硅光电倍增管技术，具体涉及一种基于无时钟电流舵DAC结构的硅光电倍增管，包括信号输出模块和若干像素模块，像素模块，用于生成差分电流信号；信号输出模块，用于将若干像素模块的差分电流信号转化为差分电压信号。本发明具有极高增益和时间分辨率，还具有更小的电容负载、更高的带宽、更低时抖动和更小的后脉冲概率，降低了单光子雪崩二极管输出对增益变化的敏感度，改善了单光子雪崩二极管阵列击穿电压不一致导致的增益非均匀性，减少了由于背景光和暗计数产生的误触发信号的情况。

公开(公告)号：CN111130511A

公开(公告)日：2020-05-08

申请号：CN201811278702.0

申请日：2018-10-30

Applicant: 西安电子科技大学

Inventor： 梁宇华 ,  朱樟明 ,  丁瑞雪 ,  刘术彬 ,  马瑞 ,  李登全

IPC: H03K5/24

Abstract: 本发明涉及一种全数字低压低功耗钟控电压比较器，包括：反相器、延迟线、电源输入端、接地端、时钟信号端、同相电压输入端、反相电压输入端、同相电压输出端、反相电压输出端；其中，所述时钟信号端分别与所述反相器、所述延迟线连接，所述延迟线分别与所述同相电压输入端、所述反相电压输入端连接，所述电源输入端分别与所述反相器、所述延迟线连接，所述接地端分别与所述反相器、所述延迟线连接。该全数字低压低功耗钟控电压比较器，不仅能够缓解常规钟控电压比较器设计的困难，电路性能也能够通过充分利用先进纳米工艺的优点而得到提升。