公开(公告)号：CN102395715A

公开(公告)日：2012-03-28

申请号：CN201080016844.5

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  冲田恭子 ,  井上博挥 ,  藤原伸介 ,  并川靖生

IPC: C30B29/36 ,  C30B33/06

CPC classification number: C30B29/36 ,  C30B33/06

Abstract: 准备至少一个单晶衬底(11)和支撑部(30)，每个单晶衬底具有背面(B1)并且由碳化硅制成，所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中，通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤，在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后，将所述背面(B1)和所述主面(FO)彼此连接。

公开(公告)号：CN102379032A

公开(公告)日：2012-03-14

申请号：CN201080014956.7

申请日：2010-03-26

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  并川靖生

IPC: H01L21/337 ,  H01L29/808

CPC classification number: H01L29/808 ,  H01L29/063 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明可以提供一种能够防止漏电流的发生并实现足够的耐压的横向结型场效应晶体管。在根据本发明的横向JFET(10)中，缓冲层(11)位于SiC衬底(1)的主表面上并且包含p型杂质。沟道层(12)位于缓冲层(11)上并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的n型杂质。n型的源极区(15)和漏极区(16)被形成为在沟道层(12)的表面层中彼此间隔开，并且p型的栅极区(17)位于沟道层(12)的表面层中且在源极区(15)与漏极区(16)之间。阻挡区(13)位于沟道层(12)与缓冲层(11)之间的边界区中且在位于栅极区(17)下方的区域中，并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的p型杂质。

公开(公告)号：CN102171827A

公开(公告)日：2011-08-31

申请号：CN200980139350.3

申请日：2009-08-07

Applicant: 住友电气工业株式会社 ,  国立大学法人奈良先端科学技术大学院大学

Inventor： 原田真 ,  玉祖秀人 ,  畑山智亮

IPC: H01L29/12 ,  H01L21/28 ,  H01L21/336 ,  H01L21/337 ,  H01L29/417 ,  H01L29/78 ,  H01L29/808

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/0485 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/808 ,  H01L29/8613

Abstract: 本发明提供一种碳化硅半导体器件，其能够降低欧姆电极的接触电阻并实现高击穿电压特性。该半导体器件(1)包括衬底(2)和作为杂质层的p+区(25)。第一导电类型(n型)的衬底(2)由碳化硅制成并具有5×103cm-2或更小的位错密度。该p+区(25)被形成在衬底(2)上，其中具有与第一导电类型不同的第二导电类型的导电性杂质的浓度为1×1020cm-3或更大且5×1021cm-3或更小。

公开(公告)号：CN102160143A

公开(公告)日：2011-08-17

申请号：CN201080002667.5

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  藤原伸介 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 准备具有第一后侧表面(B1)的第一碳化硅衬底(11)和具有第二后侧表面(B2)的第二碳化硅衬底。放置第一碳化硅衬底(11)和第二碳化硅衬底(12)，以在一个方向上露出第一后侧表面(B1)和第二后侧表面(B2)中的每个。形成连接部(50)，以将第一后侧表面(B1)和第二后侧表面(B2)彼此连接。形成连接部(50)的步骤包括使用在所述一个方向上供给升华物的升华法在第一后侧表面(B1)和第二后侧表面(B2)的每个上形成由碳化硅制成的生长层(30)的步骤。

公开(公告)号：CN100505318C

公开(公告)日：2009-06-24

申请号：CN200480009832.4

申请日：2004-05-21

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  松波弘之 ,  木本恒畅

IPC: H01L29/808 ,  H01L29/06

CPC classification number: H01L29/66901 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/808

Abstract: 在SiC单晶衬底(1)上，形成电场驰豫层(12)和p-型缓冲层(2)。电场驰豫层(12)被形成在p-型缓冲层(2)和SiC单晶衬底(1)之间，以使它与SiC单晶衬底(1)接触。在p-型缓冲层(2)上，形成n型半导体层(3)。在n型半导体层(3)上，形成p型半导体层(10)。在p型半导体层(10)上，n+型源极区域层(4)和n+型漏极区域层(5)彼此以预定的距离分开形成。在位于n+型源极区域层(4)和n+型漏极区域层(5)之间的p型半导体层(10)的区域的一部分上，形成P+型栅极区域层(6)。

公开(公告)号：CN101241848A

公开(公告)日：2008-08-13

申请号：CN200810080739.2

申请日：2004-04-20

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真

IPC: H01L21/04 ,  H01L21/266

CPC classification number: H01L21/266 ,  H01L21/046 ,  H01L21/0465

Abstract: 本发明提供一种半导体装置的制造方法，是通过离子注入法在半导体基板(101)的表面上形成杂质的注入区域的半导体装置的制造方法，其特征在于，包括：在半导体基板(101)的表面上形成包含SiO2膜(107a、107b)和金属薄膜(105)的掩膜层(103)的工序、和进行杂质离子的注入的工序。

公开(公告)号：CN100379029C

公开(公告)日：2008-04-02

申请号：CN02828201.9

申请日：2002-12-02

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  弘津研一 ,  初川聪 ,  星野孝志 ,  松波弘之 ,  木本恒畅

IPC: H01L29/808 ,  H01L21/337

CPC classification number: H01L29/0634 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/42316 ,  H01L29/66893 ,  H01L29/808

Abstract: 本发明涉及横型接合型场效应晶体管及其制造方法。采用本横型接合型场效应晶体管后，在第3半导体层(13)中的源/漏区层(6、8)之间，跨越第2半导体层(12)及第3半导体层(13)，设置下面延伸到第2半导体层(12)、包含p型杂质的浓度高于第2半导体层的杂质浓度的第1栅电极层(18A)。另外，设置与第1栅电极层(18A)具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层(18B)。其结果，可以提供具有在维持良好的耐压性的同时，还可以降低ON电阻的结构的横型接合型场效应晶体管。

公开(公告)号：CN1666325A

公开(公告)日：2005-09-07

申请号：CN03815406.4

申请日：2003-07-24

Applicant: 住友电气工业株式会社

Inventor： 星野孝志 ,  原田真 ,  藤川一洋 ,  初川聪 ,  弘津研一

IPC: H01L21/337 ,  H01L29/80 ,  H01L29/808

CPC classification number: H01L29/66068 ,  H01L29/0634 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66446 ,  H01L29/66909 ,  H01L29/8083

Abstract: 本发明的纵向JFET1a配备n+型漏极半导体部(2)、n型漂移半导体部(3)、p+型栅极半导体部(4)、n型沟道半导体部(5)、n+型源极半导体部(7)、和p+型栅极半导体部(8)。n型漂移半导体部(3)设置在n+型漏极半导体部(2)的主面上，具有沿与该主面交叉的方向延伸的第1～第4区域(3a－3d)。p+型栅极半导体部(4)设置在n型漂移半导体部(3)的第1～第3区域(3a－3c)上。n型沟道半导体部(5)沿p+型栅极半导体部(4)设置，电连接于n型漂移半导体部(3)的第4区域(3d)上。

公开(公告)号：CN1194416C

公开(公告)日：2005-03-23

申请号：CN00817600.0

申请日：2000-12-06

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  弘津研一

IPC: H01L29/80 ,  H01L21/338

CPC classification number: H01L29/7722 ,  H01L29/1608 ,  H01L29/808 ,  H01L29/8083

Abstract: 一种SiC制的横向JFET，它使用n型SiC衬底，包括具有迁移率高的载流子的沟道区，成品率高。该横向JFET包括：n型SiC衬底(1n)；p型SiC膜(2)，被形成在n型SiC衬底的正面上；n型SiC膜(3)，被形成在p型SiC膜上，包含沟道区(11)；源区、漏区(22，23)，被分别形成在该n型SiC膜上的、沟道区的两侧；以及栅极(14)，与n型SiC衬底相接来设置。

公开(公告)号：CN109943885B

公开(公告)日：2020-12-29

申请号：CN201910145535.0

申请日：2015-12-17

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  堀勉 ,  佐佐木将 ,  岸田哲也

IPC: C30B23/02 ,  C30B29/36 ,  C23C14/06 ,  C23C14/24 ,  C23C16/32 ,  C23C16/44 ,  H01L21/02

Abstract: 本发明涉及碳化硅单晶基板和碳化硅外延基板。一种碳化硅单晶基板，其中，所述碳化硅单晶基板具有100mm以上的直径，所述碳化硅单晶基板具有1×1017cm‑3以下的氧浓度，所述碳化硅单晶基板具有2×104cm‑2以下的位错密度，且所述碳化硅单晶基板具有2.0％以下的堆垛层错面积比率。一种晶体生长装置(50)，其包含：腔室(20)，所述腔室(20)包含进气口(21)、排气口(22)、焊接部、和被构造成能够用水冷却至少包括所述焊接部的部分的水冷部；与所述排气口(22)连接的排气泵(30)；配置在所述排气口(22)与所述排气泵(30)之间的露点仪(40)，并且所述露点仪(40)被构造成能够测定通过所述排气口(22)的气体的露点。