公开(公告)号：CN119947218A

公开(公告)日：2025-05-06

申请号：CN202411539719.2

申请日：2024-10-31

Applicant: IMEC 非营利协会

Inventor： A·P·彼得 ,  L·彼得森巴伯萨利马 ,  S·德米恩克 ,  A·赛普维达马克斯

IPC: H10D84/03 ,  H10D84/85 ,  H10D62/17 ,  H10D64/27

Abstract: 本公开涉及用于加工CFET器件的方法。该方法包括以下步骤：在基板上形成在一个方向上水平延伸的至少一个鳍结构，其中所述至少一个鳍结构包括第一层堆叠和位于第一层堆叠上方的第二层堆叠；在所述至少一个鳍结构周围形成一组栅极结构，其中所述一组栅极结构被布置成垂直于所述至少一个鳍结构并且彼此相距确定的距离，并且其中所述一组栅极结构在沟道区中覆盖所述至少一个鳍结构并在所述沟道区的相对侧上的鳍切口区中暴露所述至少一个鳍结构；通过至少部分地去除鳍切口区中的至少一个鳍结构来形成初步鳍切口，从而在栅极结构之间产生相应凹部，其中第一和第二层堆叠的沟道层的端面被暴露在凹部中；以及形成部分地覆盖凹部的侧壁的覆盖层。

公开(公告)号：CN119894078A

公开(公告)日：2025-04-25

申请号：CN202411401532.6

申请日：2024-10-09

Applicant: IMEC 非营利协会

Inventor： A·P·彼得 ,  A·赛普维达马克斯 ,  曾文德 ,  S·德米恩克 ,  L·彼得森巴伯萨利马 ,  V·H·维加冈萨雷斯

IPC: H10D84/03 ,  H10D84/85

Abstract: 本公开涉及一种用于处理互补场效应晶体管CFET器件的方法。该方法包括以下步骤：在衬底上形成至少一个鳍结构，其中该至少一个鳍结构包括水平顶面以及该顶面和衬底之间的两个垂直取向的侧面，并且其中该至少一个鳍结构包括第一层堆叠以及该第一层堆叠上方的第二层堆叠；以及围绕该至少一个鳍结构形成具有非均匀层厚度的栅极介电层；其中被布置在该至少一个鳍结构的顶面上的栅极介电层的层厚度大于被布置在该至少一个鳍结构的侧面上的栅极介电层的层厚度。

公开(公告)号：CN119856116A

公开(公告)日：2025-04-18

申请号：CN202380065323.6

申请日：2023-09-08

Applicant: ASML荷兰有限公司 ,  IMEC非营利协会

Inventor： 保罗·亚历山大·维梅伦 ,  E·E·加拉格尔 ,  I·K·A·保伦提亚 ,  S·布雷姆斯

IPC: G03F1/62 ,  G03F7/00

Abstract: 一种用于在光刻设备中使用的表膜，所述表膜包括：隔膜，所述隔膜具有第一部分和第二部分；以及保护部分，所述保护部分在所述隔膜的至少一侧上位于所述第二部分处。一种用于形成用于在光刻设备中使用的表膜的方法，所述方法包括：提供隔膜，所述隔膜具有第一部分和第二部分；以及在所述隔膜的至少一侧上在所述第二部分处提供保护部分。

公开(公告)号：CN119811998A

公开(公告)日：2025-04-11

申请号：CN202411370754.6

申请日：2024-09-29

Applicant: IMEC 非营利协会 ,  鲁汶天主教大学

Inventor： P·莫林 ,  B·格罗文 ,  V·维洛内科夫

IPC: H01L21/365 ,  H10D62/10 ,  H10D30/47 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 一种用于形成两层或更多层堆叠的方法，该方法包括：a)提供：平坦表面(1)，第一组壁(3)，第一组壁包括与平坦表面(1)物理接触并且在角部(312)处交汇以形成角度的第一壁(31)和第二壁(32)，以及第一层(2)，第一层(2)由二维材料形成，与平坦表面(1)物理接触并且在角部(312)处与第一壁(31)和第二壁(32)两者物理接触，其中，角度适于与所述二维材料的晶体结构对齐并且公差至多为5°，其中第一层(2)的顶表面(22)被暴露，其中第一壁和第二壁中的每个壁(31、32)的长度为5nm至1000nm，其中如从第一层(2)的暴露的顶表面(22)到壁的顶部(30)来测量的壁(31、32)的高度为0.6nm到2nm，由此形成至少由顶表面(22)和第一组壁(3)来界定的腔体，随后b)在腔体中形成第二层(4、7)，该第二层与第一层(2)的暴露的顶表面(22)物理接触。

公开(公告)号：CN119786344A

公开(公告)日：2025-04-08

申请号：CN202411121287.3

申请日：2024-08-15

Applicant: IMEC 非营利协会

Inventor： E·贝内 ,  L·维特斯

IPC: H01L21/306 ,  H01L21/3105

Abstract: 一种用于薄化半导体基材的方法，包括：提供具有平面正面和平面背面的第一基材，在第一基材正面产生器件层，在器件层顶部产生附加层，将第一基材接合到第二基材，从第一基材背面薄化第一基材，其中，在产生器件层之前，在第一基材的将产生半导体器件的至少一个区域中产生腔室，腔室至少部分填充电介质材料，形成电介质填充腔；器件在位于两个相邻电介质填充腔之间的区域中产生并被附加电介质层覆盖；在薄化步骤结束时，第一基材被减薄为电介质填充腔上方的均匀晶体半导体材料层；在薄化步骤之后，对晶体半导体材料进行各向异性蚀刻；配置位于两个相邻电介质填充腔之间的区域的面内尺寸和相邻腔室的深度，使各向异性蚀刻工艺不到达半导体器件。

公开(公告)号：CN119767776A

公开(公告)日：2025-04-04

申请号：CN202411307681.6

申请日：2024-09-19

Applicant: IMEC 非营利协会

Inventor： 曾文德 ,  G·西布罗特 ,  G·米拉比利

IPC: H10D84/03 ,  H01L21/768 ,  H10D84/83

Abstract: 形成基于纳米片的晶体管器件的方法，包括：在基板中形成STI结构；从基板、底部牺牲层和层堆叠形成鳍形结构；在鳍形结构的沟道区上形成虚设栅极堆叠；在鳍形结构的源极/漏极S/D区形成S/D凹部，S/D凹部延伸穿过层堆叠和底部牺牲层；去除底部牺牲层，从而形成空空间；在空空间中沉积底部介电绝缘BDI层；将S/D凹部进一步延伸进入基板；在经延伸的S/D凹部中沉积通孔埋入式电源轨VBPR插塞；形成外延EPI结构，以在S/D凹部中的VBPR插塞上方形成S/D特征；去除虚设栅极堆叠；选择性地去除沟道区中的多个牺牲层；在经释放的多个沟道层中的每一者周围形成替换金属栅极RMG结构；从基板背面减薄基板；选择性地蚀刻VBPR插塞以暴露S/D特征；以及在S/D特征处形成背面S/D电触点。

公开(公告)号：CN119767775A

公开(公告)日：2025-04-04

申请号：CN202411305992.9

申请日：2024-09-19

Applicant: IMEC 非营利协会

Inventor： 曾文德 ,  J·雷恰特

IPC: H10D84/03 ,  H10D84/85

Abstract: 本公开涉及一种加工CFET器件(10)的方法。该方法包括如下步骤：形成翼片结构(23)，该翼片结构包括第一层堆叠(23a)和在第一层堆叠(23a)上方的第二层堆叠(23b)；将沟槽(26)形成在翼片结构(23)的一侧上的缓冲层(25)中，其中，沟槽(26)平行于翼片结构(23)行进；利用第一金属层(15)至少部分地填充沟槽(26)的第一部段，其中，第一金属层(15)布置在第一层堆叠(23a)的水平处；以及利用第二金属层(16)至少部分地填充沟槽(26)的第二部段，其中，第二金属层(16)布置在第二层堆叠(23b)的水平处；其中，第一金属层(15)和第二金属层(16)在沿着沟槽(26)的长度的方向上彼此平移地布置。

公开(公告)号：CN119730363A

公开(公告)日：2025-03-28

申请号：CN202411305999.0

申请日：2024-09-19

Applicant: IMEC 非营利协会

Inventor： G·西布罗特 ,  G·米拉比利

IPC: H10D84/03 ,  H01L21/768 ,  H10D84/83

Abstract: 提供了一种用于形成半导体器件的方法，包括：在第一鳍片结构和第二鳍片结构之间形成用于埋入式互连结构的沟槽；用介电层来衬覆该沟槽；在该介电层的与第一鳍片结构的第一区域相邻的第一部分中蚀刻接触开口，同时掩蔽该介电层的与第二鳍片结构的与该第一区域直接相对的第二区域相邻的第二部分；形成局部互连沟槽，该局部互连沟槽在第一区域和第二区域之间延伸，其中该介电层的第二部分将该局部互连沟槽分成第一沟槽部分和第二沟槽部分；以及在第一沟槽部分和第二沟槽部分中形成第一局部互连和第二局部互连，其中第一局部互连和第二局部互连由该介电层的第二部分间隔开。

公开(公告)号：CN119654657A

公开(公告)日：2025-03-18

申请号：CN202380052446.6

申请日：2023-07-04

Applicant: IMEC 非营利协会

Inventor： 罗振翔 ,  T·斯塔肯博格 ,  W·范罗伊 ,  M·贾亚帕拉 ,  林子铎 ,  A·尤尔特

IPC: G06T7/20 ,  B01L3/00

Abstract: 一种用于跟踪流道(2)中的对象(1)的方法(100)，包括：接收(S102)帧(21)的时间序列(20)，每个帧(21)包括观察到的对象位置(4)，帧(21)的时间序列(20)包括帧(21)的第一集合(30)和第一帧(31)；形成(S104)轨迹(41)的第一集合(40)，轨迹(41)的第一集合(40)中的每一轨迹(41)包括来自帧(21)的第一集合(30)的观察到的对象位置(4)；通过添加第一帧(31)的观察到的对象位置(4)来扩展(S106)轨迹(41)的第一集合(40)；检测(S108)轨迹错误，所述轨迹错误指示轨迹(41)的第一集合(40)的不可能扩展；找出(S110)轨迹修改，所述轨迹修改是对轨迹(41)的经扩展的第一集合(40)的修改，其中找出轨迹修改是基于来自至少三个帧(21)的观察到的对象位置(4)的；以及通过所述轨迹修改来修改(S120)轨迹(41)的经扩展的第一集合(40)。

公开(公告)号：CN111381453B

公开(公告)日：2024-10-29

申请号：CN201910693172.4

申请日：2019-07-30

Applicant: IMEC 非营利协会 ,  鲁汶天主教大学

Inventor： E·加拉赫 ,  J-H·弗兰克 ,  I·波兰迪亚 ,  M·蒂默曼斯 ,  M·马里亚诺朱斯特

IPC: G03F7/20

Abstract: 本发明涉及一种EUVL扫描仪(10)。该EUVL扫描仪包括：EUV光源(110)；掩膜版(120)；安装在掩膜版(120)的前面并包括EUV透射膜(132)的薄膜(130)，在使用中，该透射膜将透射光散射成具有主轴(114)的椭圆散射图案(112)；以及变形高高NA成像系统(140)，其被配置为将由掩膜版(120)反射的光通过薄膜(130)投射到目标晶片(150)上；其中成像系统(140)的接收锥(160)的横截面(162)具有主轴(164)，并且其中薄膜(130)相对于成像系统(140)被布置，使得散射图案(112)的主轴(114)相对于成像系统(140)的接收锥(160)的横截面(162)的主轴(164)成一角度定向。