-
公开(公告)号：CN101740694B
公开(公告)日：2015-03-04
申请号：CN200910225274.X
申请日：2009-11-18
Applicant: 三星电子株式会社
IPC: H01L33/12
CPC classification number: H01L33/0079 , H01L33/12
Abstract: 本发明公开了一种发光器件及其制造方法。本发明提供一种采用晶片接合方法制造的发光二极管(LED)以及通过采用晶片接合方法制造LED的方法。晶片接合方法可以包括在半导体层和接合基板之间插设由金属形成的应力弛豫层。当采用应力弛豫层时，由于金属的柔性，接合基板和生长基板之间的应力可以被抵消，并且由此可以减少或防止接合基板的弯曲或翘曲。
-
公开(公告)号：CN101997071A
公开(公告)日：2011-03-30
申请号：CN201010256572.8
申请日：2010-08-17
Applicant: 三星电子株式会社
CPC classification number: H01L33/007 , H01L21/0237 , H01L21/02439 , H01L21/0254 , H01L21/02639 , H01L21/0265 , H01L27/156 , H01L33/0079 , H01L33/12 , H01L33/20
Abstract: 本发明涉及衬底结构及其制造方法。通过在缓冲层之下形成衬底的突出区域以及在缓冲层上形成半导体层而制造衬底结构，由此在除了在形成突出部的区域以外的区域将衬底与缓冲层分开。不与衬底接触的缓冲层上的半导体层具有独立特性，可以减少或防止位错或裂纹。
-
公开(公告)号：CN102855932A
公开(公告)日：2013-01-02
申请号：CN201210094767.6
申请日：2012-04-01
Applicant: 三星电子株式会社
CPC classification number: G11C13/003 , G11C13/0007 , G11C2213/79 , G11C2213/82
Abstract: 一种以高速操作的逻辑器件。为了通过生成与输入信号相关的输出信号来执行操作，所述逻辑器件包括用于存储与输入信号相关的全部可能输出结果的多个非易失性存储单元。通过基于输入信号选择和访问所述多个非易失性存储单元中的一个来生成所述输出信号。
-
公开(公告)号：CN102647180A
公开(公告)日：2012-08-22
申请号：CN201210023601.5
申请日：2012-02-03
Applicant: 三星电子株式会社
IPC: H03K19/094
CPC classification number: G11C13/0007 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/004 , G11C13/0069 , H03K19/1733
Abstract: 逻辑电路包括至少一个可变电阻器件，该至少一个可变电阻器件被配置成，该至少一个可变电阻器件的电阻值根据至少一个选择的值而变化。该选择的值是从输入信号的电压和电流当中选择的，并且该至少一个可变电阻器件被配置成记忆该电阻值。逻辑电路被配置成通过设置记忆的电阻值来存储多电平数据。
-
公开(公告)号：CN102647180B
公开(公告)日：2016-06-01
申请号：CN201210023601.5
申请日：2012-02-03
Applicant: 三星电子株式会社
IPC: H03K19/094
CPC classification number: G11C13/0007 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/004 , G11C13/0069 , H03K19/1733
Abstract: 逻辑电路包括至少一个可变电阻器件，该至少一个可变电阻器件被配置成，该至少一个可变电阻器件的电阻值根据至少一个选择的值而变化。该选择的值是从输入信号的电压和电流当中选择的，并且该至少一个可变电阻器件被配置成记忆该电阻值。逻辑电路被配置成通过设置记忆的电阻值来存储多电平数据。
-
Patent Agency Ranking
公开(公告)号：CN101740694A
公开(公告)日：2010-06-16
申请号：CN200910225274.X
申请日：2009-11-18
Applicant: 三星电子株式会社
IPC: H01L33/12
CPC classification number: H01L33/0079 , H01L33/12
Abstract: 本发明公开了一种发光器件及其制造方法。本发明提供一种采用晶片接合方法制造的发光二极管(LED)以及通过采用晶片接合方法制造LED的方法。晶片接合方法可以包括在半导体层和接合基板之间插设由金属形成的应力弛豫层。当采用应力弛豫层时，由于金属的柔性，接合基板和生长基板之间的应力可以被抵消，并且由此可以减少或防止接合基板的弯曲或翘曲。
-
公开(公告)号：CN102855933B
公开(公告)日：2018-08-24
申请号：CN201210096200.2
申请日：2012-04-01
Applicant: 三星电子株式会社
CPC classification number: H03K19/17704 , H03K19/17728 , H03K19/17736 , H03K19/1776
Abstract: 本申请提供一种可以快速重新配置以执行期望的操作的逻辑器件。所述逻辑器件包括：第一功能块，用于根据第一操作信息执行第一操作以及根据第二操作信息执行第二操作；以及第二功能块，用于根据第一操作信息执行第三操作以及根据第二操作信息执行第四操作。第一功能块接收配置信息，基于配置信息选择第一操作信息和第二操作信息中的一个，以及基于所选择的第一操作信息或者第二操作信息执行第一操作或者第二操作。第二功能块接收配置信息，基于配置信息选择第一操作信息和第二操作信息中的一个，以及基于所选择的第一操作信息或者第二操作信息执行第三操作或者第四操作。
-
公开(公告)号：CN102543153B
公开(公告)日：2016-03-30
申请号：CN201110277504.4
申请日：2011-09-19
Applicant: 三星电子株式会社
CPC classification number: G11C7/12 , G11C7/04 , G11C7/062 , G11C11/56 , G11C11/5642 , G11C11/5678 , G11C11/5685 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0016 , G11C13/0021 , G11C13/0026 , G11C13/004 , G11C2207/002
Abstract: 一种半导体器件和读出半导体器件的数据的方法，该半导体器件包括：存储单元阵列，包括布置在至少一条位线和至少一条字线交叉之处的区域中的至少一个存储单元；和读出单元，读出存储在该至少一个存储单元中的数据，其中该读出单元包括：连接控制单元，根据具有可变电压电平的控制信号和该至少一条位线的电压电平控制该至少一条位线和读出线之间的连接；和读出放大单元，比较读出线的电压与参考电压并且读出存储在至少一个存储单元中的数据。
-
公开(公告)号：CN101997071B
公开(公告)日：2015-06-10
申请号：CN201010256572.8
申请日：2010-08-17
Applicant: 三星电子株式会社
CPC classification number: H01L33/007 , H01L21/0237 , H01L21/02439 , H01L21/0254 , H01L21/02639 , H01L21/0265 , H01L27/156 , H01L33/0079 , H01L33/12 , H01L33/20
Abstract: 本发明涉及衬底结构及其制造方法。通过在缓冲层之下形成衬底的突出区域以及在缓冲层上形成半导体层而制造衬底结构，由此在除了在形成突出部的区域以外的区域将衬底与缓冲层分开。不与衬底接触的缓冲层上的半导体层具有独立特性，可以减少或防止位错或裂纹。
-
公开(公告)号：CN102855933A
公开(公告)日：2013-01-02
申请号：CN201210096200.2
申请日：2012-04-01
Applicant: 三星电子株式会社
CPC classification number: H03K19/17704 , H03K19/17728 , H03K19/17736 , H03K19/1776
Abstract: 本申请提供一种可以快速重新配置以执行期望的操作的逻辑器件。所述逻辑器件包括：第一功能块，用于根据第一操作信息执行第一操作以及根据第二操作信息执行第二操作；以及第二功能块，用于根据第一操作信息执行第三操作以及根据第二操作信息执行第四操作。第一功能块接收配置信息，基于配置信息选择第一操作信息和第二操作信息中的一个，以及基于所选择的第一操作信息或者第二操作信息执行第一操作或者第二操作。第二功能块接收配置信息，基于配置信息选择第一操作信息和第二操作信息中的一个，以及基于所选择的第一操作信息或者第二操作信息执行第三操作或者第四操作。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.03 seconds)
