-
公开(公告)号：CN106206863B
公开(公告)日：2018-12-14
申请号：CN201610364734.7
申请日：2016-05-27
Applicant: 三星电子株式会社
Abstract: 提供了制造半导体衬底的方法以及用于半导体生长的衬底。所述制造半导体衬底的方法可以包括：在生长衬底上形成缓冲层；在所述缓冲层中形成多个开口，所述多个开口穿过所述缓冲层并且彼此分隔开；在所述生长衬底上形成多个腔，所述多个腔排列为分别对应于所述多个开口；在所述缓冲层上生长半导体层，生长所述半导体层包括用所述半导体层填充所述多个开口；以及将所述缓冲层和所述半导体层从所述生长衬底分离，其中所述生长衬底与所述缓冲层之间的分界处的所述多个开口中的每一个的直径小于所述分界处的所述多个腔中的每一个的直径。
-
公开(公告)号：CN104576861A
公开(公告)日：2015-04-29
申请号：CN201410562329.7
申请日：2014-10-21
Applicant: 三星电子株式会社
CPC classification number: H01L33/0025 , H01L21/02381 , H01L21/02433 , H01L21/02458 , H01L21/02505 , H01L21/0254 , H01L33/007 , H01L33/0079 , H01L33/12 , H01L33/32 , H01L33/382 , H01L2933/0016
Abstract: 本发明提供半导体缓冲结构、半导体器件以及制造半导体器件的方法。该半导体缓冲结构包括硅衬底、形成在硅衬底上的成核层以及形成在成核层上的缓冲层。缓冲层包括由具有均匀的组分比的氮化物半导体材料形成的第一层、在第一层上的由与成核层相同的材料形成的第二层以及在第二层上的由与第一层相同的材料以相同的组分比形成的第三层。
-
公开(公告)号：CN103489898A
公开(公告)日：2014-01-01
申请号：CN201310157632.4
申请日：2013-05-02
Applicant: 三星电子株式会社
IPC: H01L29/15
CPC classification number: H01L29/205 , H01L21/02381 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L29/155 , H01L29/2003
Abstract: 本发明提供一种半导体器件以及在该半导体器件中使用的超晶格层。该半导体器件包括：硅衬底；氮化物成核层，设置在硅衬底上；至少一个超晶格层，设置在氮化物成核层上；以及至少一个镓氮化物基半导体层，设置在超晶格层上，其中至少一个超晶格层通过重复地堆叠复合层而形成，每个复合层包括具有不同组分的多个氮化物半导体层，其中多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，至少一个应力控制层设置在多个氮化物半导体层之间或者设置在重复地堆叠的复合层之间，至少一个应力控制层具有超过假晶生长的临界厚度的厚度。
-
公开(公告)号：CN101740694A
公开(公告)日：2010-06-16
申请号：CN200910225274.X
申请日：2009-11-18
Applicant: 三星电子株式会社
IPC: H01L33/12
CPC classification number: H01L33/0079 , H01L33/12
Abstract: 本发明公开了一种发光器件及其制造方法。本发明提供一种采用晶片接合方法制造的发光二极管(LED)以及通过采用晶片接合方法制造LED的方法。晶片接合方法可以包括在半导体层和接合基板之间插设由金属形成的应力弛豫层。当采用应力弛豫层时，由于金属的柔性，接合基板和生长基板之间的应力可以被抵消，并且由此可以减少或防止接合基板的弯曲或翘曲。
-
-
Patent Agency Ranking
公开(公告)号：CN101997071B
公开(公告)日：2015-06-10
申请号：CN201010256572.8
申请日：2010-08-17
Applicant: 三星电子株式会社
CPC classification number: H01L33/007 , H01L21/0237 , H01L21/02439 , H01L21/0254 , H01L21/02639 , H01L21/0265 , H01L27/156 , H01L33/0079 , H01L33/12 , H01L33/20
Abstract: 本发明涉及衬底结构及其制造方法。通过在缓冲层之下形成衬底的突出区域以及在缓冲层上形成半导体层而制造衬底结构，由此在除了在形成突出部的区域以外的区域将衬底与缓冲层分开。不与衬底接触的缓冲层上的半导体层具有独立特性，可以减少或防止位错或裂纹。
-
公开(公告)号：CN104425665A
公开(公告)日：2015-03-18
申请号：CN201410431583.3
申请日：2014-08-28
Applicant: 三星电子株式会社
CPC classification number: H01L33/06 , H01L33/007 , H01L33/12 , H01L33/14 , H01L33/32
Abstract: 根据示例实施例，一种半导体发光器件包括第一半导体层、第一半导体层上的凹坑扩大层、凹坑扩大层上的有源层、空穴注入层以及空穴注入层上的第二半导体层。第一半导体层掺杂有第一导电类型的掺杂物。凹坑扩大层的上表面和有源层的侧表面在位错上限定了具有斜表面的凹坑。凹坑为倒棱锥形空间。空穴注入层位于有源层的顶表面和凹坑的斜表面上。第二半导体层掺杂有与第一导电类型不同的第二导电类型的掺杂物。
-
公开(公告)号：CN102420278A
公开(公告)日：2012-04-18
申请号：CN201110295166.7
申请日：2011-09-26
CPC classification number: H01L21/0254 , H01L21/02378 , H01L21/02381 , H01L21/02458 , H01L21/02502 , H01L21/02505 , H01L21/02507 , H01L21/0259 , H01L21/02642 , H01L21/02664 , H01L33/007 , H01L33/12 , H01L33/32
Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件包括基底、位于所述基底上的缓冲层和位于所述缓冲层上的多个氮化物半导体层。所述半导体器件还包括位于所述多个氮化物半导体层之间的至少一个掩蔽层和至少一个夹层。所述至少一个夹层位于所述至少一个掩蔽层上。
-
公开(公告)号：CN104425665B
公开(公告)日：2018-05-04
申请号：CN201410431583.3
申请日：2014-08-28
Applicant: 三星电子株式会社
CPC classification number: H01L33/06 , H01L33/007 , H01L33/12 , H01L33/14 , H01L33/32
Abstract: 根据示例实施例，一种半导体发光器件包括第一半导体层、第一半导体层上的凹坑扩大层、凹坑扩大层上的有源层、空穴注入层以及空穴注入层上的第二半导体层。第一半导体层掺杂有第一导电类型的掺杂物。凹坑扩大层的上表面和有源层的侧表面在位错上限定了具有斜表面的凹坑。凹坑为倒棱锥形空间。空穴注入层位于有源层的顶表面和凹坑的斜表面上。第二半导体层掺杂有与第一导电类型不同的第二导电类型的掺杂物。
-
公开(公告)号：CN103578926B
公开(公告)日：2018-01-02
申请号：CN201310347252.7
申请日：2013-08-09
Applicant: 三星电子株式会社
IPC: H01L21/02
CPC classification number: H01L33/12 , H01L21/02381 , H01L21/02458 , H01L21/02505 , H01L21/02507 , H01L21/0251 , H01L21/0254 , H01L33/0066 , H01L33/0079
Abstract: 本发明提供一种制造半导体器件的方法。所述方法包括：制备硅衬底；在硅衬底上形成缓冲层；以及在缓冲层上形成氮化物半导体层。缓冲层包括第一层、第二层和第三层。第一层包括AlxInyGa1‑x‑yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且其晶格常数（LP1）小于硅衬底的晶格常数（LP0）。第二层被形成在第一层上，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP2）大于第一层的晶格常数（LP1）并小于硅衬底的晶格常数（LP0）。第三层被形成在第二层上，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP3）小于第二层的晶格常数（LP2）。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.027 seconds)
