公开(公告)号：CN108336224B

公开(公告)日：2022-05-10

申请号：CN201810048406.5

申请日：2018-01-18

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  高宽协 ,  徐辅永

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明提供一种可变电阻存储器件，该可变电阻存储器件包括在基板的不同存储区域上的不同的可变电阻图案。不同的可变电阻图案可以在自基板起的不同高度处，并可以具有不同的固有性质。不同的可变电阻图案可以至少部分地包括每个被分别配置为用作非易失性存储单元或随机存取存储单元的单独的存储单元。

公开(公告)号：CN100533743C

公开(公告)日：2009-08-26

申请号：CN200610106184.5

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L27/105 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。

公开(公告)号：CN106486153B

公开(公告)日：2019-04-19

申请号：CN201610768898.6

申请日：2016-08-30

Applicant: 三星电子株式会社

Inventor： 徐辅永 ,  表锡洙 ,  高宽协 ,  李龙圭 ,  金大植

IPC: G11C11/16

Abstract: 一种半导体存储器件包括存储单元中的短路可变电阻器元件。所述半导体存储器件包括：主单元和参考单元，其每个包括单元晶体管和可变电阻器元件。通过施加磁性隧道结(MTJ)元件的击穿电压、并联地连接到导电通孔元件、连接到在单元晶体管与可变电阻器元件之间的节点处的参考位线或者利用导电通孔元件替换可变电阻器元件，使所述参考单元的可变电阻器元件短路。感测放大器通过检测和放大在主单元的位线中流动的电流以及在参考电阻器所连接到的参考位线中流动的电流，来提高主单元的感测容限。

公开(公告)号：CN107968150A

公开(公告)日：2018-04-27

申请号：CN201710794979.8

申请日：2017-09-06

Applicant: 三星电子株式会社

Inventor： 朴正熏 ,  孙明秀 ,  徐辅永

IPC: H01L43/12 ,  H01L43/08 ,  H01L27/22

CPC classification number: H01L43/12 ,  G11C11/15 ,  G11C11/5607 ,  G11C14/0036 ,  G11C19/02 ,  G11C2211/5615 ,  H01L27/222 ,  H01L27/224 ,  H01L29/82 ,  H01L43/02 ,  H01L43/08

Abstract: 公开了一种制造磁存储器件的方法。制造磁存储器件的该方法包括：在衬底上形成层间电介质层；在层间电介质层中形成牺牲图案；在牺牲图案上形成磁隧道结图案；在形成磁隧道结图案之后，选择性地去除牺牲图案以在层间电介质层中形成底接触区；以及在底接触区中形成底接触。

公开(公告)号：CN1841783A

公开(公告)日：2006-10-04

申请号：CN200610009391.9

申请日：2006-03-07

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  田喜锡 ,  崔容硕 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/40 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  G11C16/0425 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328

Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN114944179A

公开(公告)日：2022-08-26

申请号：CN202111534557.X

申请日：2021-12-15

Applicant: 三星电子株式会社

Inventor： 李康豪 ,  徐辅永 ,  金尚骏 ,  郑丞哲

IPC: G11C11/16 ,  G06N3/063 ,  H01L27/22

Abstract: 提供了处理设备和包括该处理设备的电子系统，该处理设备由于位单元尺寸的减小而具有改善的模拟计算的可靠性和功耗效率以及高成本效率。该处理设备包括：至少一条位单元线，多个位单元在其上彼此串联连接，其中位单元中的每一个包括：第一磁隧道结(MTJ)元件；第二MTJ元件，并联连接到第一MTJ元件；第一开关元件，串联连接到第一MTJ元件；以及第二开关元件，串联连接到第二MTJ元件，并且其中在位单元线上，两个相邻的位单元以镜像结构彼此串联连接。

公开(公告)号：CN107039579B

公开(公告)日：2021-11-02

申请号：CN201610900064.6

申请日：2016-10-14

Applicant: 三星电子株式会社

Inventor： 徐辅永 ,  李龙圭 ,  高宽协 ,  李重在

IPC: H01L43/08 ,  G11C11/16

Abstract: 一种半导体器件，其包括存储单元阵列，该存储单元阵列进一步包括第一磁性存储单元的阵列和第二磁性存储单元的阵列。第一磁性存储单元中的每一个包括具有可逆阻抗状态的第一磁隧道结结构，而第二磁性存储单元中的每一个包括具有单次可编程(OTP)阻抗状态的第二磁隧道结结构。

公开(公告)号：CN107017275B

公开(公告)日：2021-09-14

申请号：CN201610900391.1

申请日：2016-10-14

Applicant: 三星电子株式会社

Inventor： 徐辅永 ,  徐宣揆 ,  高宽协 ,  李龙圭

IPC: H01L27/22 ,  H01L43/02 ,  H01L43/08

Abstract: 本公开提供了磁存储装置。一种磁存储装置包括：基板；在基板上的着陆焊盘；第一磁隧道结图案和第二磁隧道结图案，设置在基板上并且当从平面图观看时与着陆焊盘间隔开；以及互连结构，将第二磁隧道结图案的顶表面电连接到着陆焊盘。当从平面图观看时，着陆焊盘和第一磁隧道结图案之间的距离大于第一磁隧道结图案和第二磁隧道结图案之间的距离，并且着陆焊盘和第二磁隧道结图案之间的距离大于第一磁隧道结图案和第二磁隧道结图案之间的距离。

公开(公告)号：CN107017275A

公开(公告)日：2017-08-04

申请号：CN201610900391.1

申请日：2016-10-14

Applicant: 三星电子株式会社

Inventor： 徐辅永 ,  徐宣揆 ,  高宽协 ,  李龙圭

IPC: H01L27/22 ,  H01L43/02 ,  H01L43/08

CPC classification number: H01L27/228 ,  H01L43/02 ,  H01L43/08

Abstract: 本公开提供了磁存储装置。一种磁存储装置包括：基板；在基板上的着陆焊盘；第一磁隧道结图案和第二磁隧道结图案，设置在基板上并且当从平面图观看时与着陆焊盘间隔开；以及互连结构，将第二磁隧道结图案的顶表面电连接到着陆焊盘。当从平面图观看时，着陆焊盘和第一磁隧道结图案之间的距离大于第一磁隧道结图案和第二磁隧道结图案之间的距离，并且着陆焊盘和第二磁隧道结图案之间的距离大于第一磁隧道结图案和第二磁隧道结图案之间的距离。

公开(公告)号：CN101615597B

公开(公告)日：2011-04-20

申请号：CN200910139687.6

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。