-
-
公开(公告)号：CN106098775B
公开(公告)日：2021-02-02
申请号：CN201610282358.7
申请日：2016-04-29
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/768
Abstract: 本公开涉及半导体器件。一种半导体器件包括：栅结构，其在衬底上在第二方向上延伸；源/漏层，设置于衬底的在交叉第二方向的第一方向上与栅结构相邻的部分上；第一导电接触插塞，在栅结构上；以及第二接触插塞结构，其设置在源/漏层上。第二接触插塞结构包括第二导电接触插塞和绝缘图案，第二导电接触插塞和绝缘图案沿第二方向设置并且彼此接触。第一导电接触插塞和绝缘图案在第一方向上彼此相邻。第一和第二导电接触插塞彼此间隔开。
-
公开(公告)号：CN100527438C
公开(公告)日：2009-08-12
申请号：CN200510004622.2
申请日：2005-01-14
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66795 , H01L29/7854
Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。
-
公开(公告)号：CN101452832A
公开(公告)日：2009-06-10
申请号：CN200810098840.0
申请日：2008-05-19
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/321 , H01L21/28 , H01L21/335 , H01L29/43 , H01L29/772
CPC classification number: H01L29/7848 , H01L21/28518 , H01L29/165 , H01L29/66636 , H01L29/78
Abstract: 示例实施例涉及一种形成锗硅化物层的方法、半导体装置、制造该装置的方法。根据示例实施例的形成Ge硅化物层的方法可以包括：在硅锗(SiGe)层上形成包含钒的金属层。金属层可以具有多层结构，并还可以包含铂(Pt)和镍(Ni)中的至少一种。可以将金属层进行退火以形成锗硅化物层。可以使用激光瞬间退火(LSA)方法来执行退火。
-
公开(公告)号：CN100468736C
公开(公告)日：2009-03-11
申请号：CN200510059121.4
申请日：2005-03-24
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L29/78 , H01L21/8234 , H01L21/8238 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/28194 , H01L21/3141 , H01L21/31608 , H01L21/31645 , H01L21/823842 , H01L29/517 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种包括双栅极堆叠结构的集成电路器件及其形成方法。所述集成电路器件包括半导体衬底，该半导体衬底具有第一掺杂区和第二掺杂区，该第二掺杂区具有不同于该第一掺杂区的掺杂类型。半导体衬底上的栅电极结构延伸于第一和第二掺杂区之间，该栅电极结构具有第一掺杂区中的第一高介电常数材料的栅极绝缘层以及第二掺杂区中的不同于第一高介电常数材料的第二高介电常数材料的栅极绝缘层。栅电极在栅极绝缘层上。
-
Patent Agency Ranking
公开(公告)号：CN1790743A
公开(公告)日：2006-06-21
申请号：CN200510119980.8
申请日：2005-08-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/38 , H01L21/336
CPC classification number: H01L29/66621 , H01L21/26506 , H01L21/26513 , H01L29/045 , H01L29/165 , H01L29/32 , H01L29/6656 , H01L29/66636 , H01L29/66659
Abstract: 本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。
-
公开(公告)号：CN1531107A
公开(公告)日：2004-09-22
申请号：CN200310118865.X
申请日：2003-12-01
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L27/105 , H01L21/8239
CPC classification number: H01L29/4232 , H01L21/28114 , H01L21/28273 , H01L21/28282 , H01L29/66833 , H01L29/7923
Abstract: 本发明提供凹切栅极SONOS晶体管及其制造方法，所述凹切栅极SONOS晶体管包括：具有源/漏区的衬底；位于源/漏区之间的衬底上的栅绝缘层；凹切栅极结构，位于所述栅绝缘层上，并具有至少一个凹切；以及分别位于栅极结构的所述至少一个凹切中的至少一个ONO楔形结构。
-
公开(公告)号：CN1165085C
公开(公告)日：2004-09-01
申请号：CN01100202.6
申请日：2001-01-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/02 , H01L21/336
CPC classification number: H01L29/66916 , H01L21/76254 , H01L21/76256 , H01L21/76259 , H01L27/1203 , H01L29/1054 , H01L29/66742 , H01L29/78612 , H01L29/78621 , H01L29/78687 , H01L29/802
Abstract: CMOS集成电路器件包括电绝缘层和在电绝缘层上的未形变的硅有源层。并在未形变的硅有源层表面上设置绝缘栅电极。在电绝缘层和未形变的硅有源层之间还设置Si1-xGex层。Si1-xGex层与未形变的硅有源层形成第一结，并具有沿从峰值朝未形变的硅有源层的表面延伸的第一方向单调地降低的渐变Ge浓度。
-
-
公开(公告)号：CN106298776A
公开(公告)日：2017-01-04
申请号：CN201610371338.7
申请日：2016-05-30
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78
CPC classification number: H01L29/66545 , H01L21/76229 , H01L21/823431 , H01L21/823481 , H01L27/0886 , H01L27/0922 , H01L29/0847 , H01L29/165 , H01L29/66795 , H01L29/6681 , H01L29/7848 , H01L29/7854 , H01L29/7855
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：鳍式图案，其包括彼此相对的第一短边和第二短边；第一沟槽，其与第一短边接触；第二沟槽，其与第二短边接触；第一场绝缘膜，其在第一沟槽中，所述第一场绝缘膜包括从第一短边按次序排列的第一部分和第二部分，并且第一部分的高度与第二部分的高度不同；第二场绝缘膜，其在第二沟槽中；以及第一伪栅极，其位于第一场绝缘膜的第一部分上。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.024 seconds)
