-
公开(公告)号：CN117352493A
公开(公告)日：2024-01-05
申请号：CN202310811938.0
申请日：2023-07-04
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B12/00
Abstract: 提供了一种包括互连结构的半导体器件。该半导体器件包括：下结构；中间绝缘结构，该中间绝缘结构位于下结构上；中间互连结构，该中间互连结构穿透中间绝缘结构；上绝缘结构，该上绝缘结构位于中间绝缘结构和中间互连结构上；以及上导电图案，该上导电图案穿透上绝缘结构并且电连接到中间互连结构，其中，中间绝缘结构包括中间蚀刻停止层和在该中间蚀刻停止层上的中间绝缘层，该中间绝缘层包括第一中间材料层和第二中间材料层，该第二中间材料层的上表面与第一中间材料层的上表面共面，该中间互连结构穿透第一中间材料层和中间蚀刻停止层，并且第一中间材料层的材料的介电常数高于第二中间材料层的材料的介电常数。
-
公开(公告)号：CN109256370B
公开(公告)日：2023-09-05
申请号：CN201810762262.X
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48
Abstract: 一种半导体器件可以包括：基板，包括单元阵列区域和TSV区域；绝缘层，设置在基板上并在TSV区域上具有凹陷区域；电容器，在单元阵列区域的绝缘层上；虚设支撑图案，设置在TSV区域的绝缘层上并且当在平面图中看时与凹陷区域交叠；以及TSV电极，穿过虚设支撑图案和基板。
-
公开(公告)号：CN118695591A
公开(公告)日：2024-09-24
申请号：CN202410332836.5
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种制造半导体器件的方法，包括：制备衬底，衬底包括由隔离层限定的多个有源区和外围有源区；在与多个有源区交叉的字线沟槽中形成字线；形成多个位线结构，多个位线结构中的每个包括在多个有源区上的位线；形成多个栅极线结构，多个栅极线结构中的每个包括在外围有源区上的栅极线；在多个位线结构之间形成多个掩埋接触，多个掩埋接触连接到多个有源区；以及在多个栅极线结构之间形成栅极间绝缘层，栅极间绝缘层包括具有杂质的氧化物。
-
公开(公告)号：CN109135579A
公开(公告)日：2019-01-04
申请号：CN201810615141.2
申请日：2018-06-14
Applicant: 三星电子株式会社 , 凯斯科技股份有限公司
IPC: C09G1/02 , H01L21/3105
CPC classification number: C09G1/02 , H01L21/31053 , H01L21/31055 , H01L21/31051
Abstract: 提供一种化学机械抛光(CMP)浆料组合物及一种使用化学机械抛光浆料组合物制作半导体器件的方法。化学机械抛光(CMP)浆料组合物包含：磨料颗粒；第一阳离子化合物，包含氨基酸、聚亚烷基二醇、与葡糖胺化合物键结的聚合物多糖及含有胺基的聚合物中的至少任一者；第二阳离子化合物，包含有机酸；以及非离子化合物，包含聚醚胺。本发明的化学机械抛光浆料组合物具有相对高的氧化物膜对半导体膜抛光选择性且能够改善凹陷及刮擦。
-
公开(公告)号：CN110943085B
公开(公告)日：2024-07-09
申请号：CN201910711072.X
申请日：2019-08-02
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。
-
Patent Agency Ranking
公开(公告)号：CN117956785A
公开(公告)日：2024-04-30
申请号：CN202310834329.7
申请日：2023-07-07
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件。所述半导体器件包括：衬底；在所述衬底中的芯片区域；在所述衬底中的划片道区域；在所述芯片区域中的第一有源图案；在所述第一有源图案上的第一器件隔离图案；在所述划片道区域中的第二有源图案；以及在所述第二有源图案上的第二器件隔离图案。所述划片道区域与所述芯片区域相邻。所述第一器件隔离图案包括第一器件隔离材料，并且所述第二器件隔离图案包括第二器件隔离材料。所述第二器件隔离材料不同于所述第一器件隔离材料。
-
公开(公告)号：CN110444474A
公开(公告)日：2019-11-12
申请号：CN201910278642.0
申请日：2019-04-08
Applicant: 三星电子株式会社
IPC: H01L21/3105 , H01L21/306
Abstract: 一种形成半导体器件的方法，包括：在衬底上形成设计图案，其中，设计图案从衬底突出；在衬底上形成填充层，其中，填充层至少部分地覆盖设计图案；使用激光照射工艺和/或离子注入工艺在填充层中形成与设计图案相邻的防抛光图案；以及使用化学机械抛光(CMP)工艺去除填充层以暴露出设计图案。
-
公开(公告)号：CN118198033A
公开(公告)日：2024-06-14
申请号：CN202311628182.2
申请日：2023-11-30
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/64 , H01L23/522
Abstract: 公开了一种布线结构和包括其的半导体器件。该布线结构包括：衬底；下绝缘层，在衬底上；下布线结构，在垂直方向上延伸并穿过下绝缘层；间隔物，围绕下布线结构的侧壁；覆盖绝缘层，在下绝缘层上；以及通路结构，在垂直方向上延伸并穿过覆盖绝缘层，其中通路结构在垂直方向上与下布线结构和间隔物重叠，通路结构包括在垂直方向上延伸并穿过间隔物的至少一部分的突出部分。
-
公开(公告)号：CN117156851A
公开(公告)日：2023-12-01
申请号：CN202310603261.1
申请日：2023-05-25
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：外围电路区域，包括第一衬底、第一衬底上的电路元件、电连接到电路元件的第一互连结构、以及第一外围区域绝缘层至第四外围区域绝缘层；以及存储单元区域，包括在外围电路区域上并具有第一区域和第二区域的第二衬底、堆叠在第一区域上的栅电极、覆盖栅电极的单元区域绝缘层、穿过栅电极的沟道结构、以及电连接到栅电极和沟道结构的第二互连结构。外围电路区域还包括第一下保护层至第四下保护层，第一下保护层、第二下保护层、第三下保护层和第四下保护层中的至少一个包括氢扩散阻挡层，该氢扩散阻挡层被配置为抑制单元区域绝缘层中包括的氢元素扩散到电路元件并且包括氧化铝。
-
公开(公告)号：CN115568213A
公开(公告)日：2023-01-03
申请号：CN202210654535.5
申请日：2022-06-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 半导体装置可以包括衬底、图案化结构、填充图案和导电间隔件。衬底可以包括半导体芯片区域和覆盖区域。图案化结构可以包括在半导体区域上间隔开第一距离的位线结构，限定覆盖区域的第一区域和第二区域上的第一沟槽和第二沟槽，并且包括位于第二区域上并且通过第二沟槽间隔开的键结构。填充图案可以填充第一区域和第二区域上的第一沟槽和第二沟槽的下部。第一区域可以是覆盖区域的边缘部分。第二区域可以是覆盖区域的中心部分。导电间隔件可以接触填充图案的上表面，并且可以位于第一沟槽和第二沟槽中的每一个的上侧壁上。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.023 seconds)
