-
公开(公告)号:CN104576668B
公开(公告)日:2019-08-09
申请号:CN201410515052.2
申请日:2014-09-29
Applicant: 索尼公司
Inventor: 重歳卓志
IPC: H01L27/146
CPC classification number: H01L27/0694 , H01L21/76898 , H01L21/8221 , H01L21/8232 , H01L23/481 , H01L23/5226 , H01L23/528 , H01L23/5283 , H01L23/538 , H01L23/5383 , H01L27/0688 , H01L27/11512 , H01L27/11514 , H01L27/11551 , H01L27/11578 , H01L27/14634 , H01L27/14636 , H01L27/14641 , H01L27/14678 , H01L29/0623 , H01L2224/08145 , H01L2224/24147 , H01L2224/80896 , H01L2224/8203 , H01L2224/92 , H01L2924/0002 , H01L2924/00 , H01L2224/80001 , H01L2224/82
Abstract: 本发明提供了半导体装置、半导体装置制造方法和电子设备。该半导体装置包括:布线层,所述布线层包括至少一个低介电率层间绝缘膜层;保护环,所述保护环被形成在形成有穿过所述布线层的贯通电极的部分中,并且是通过将布线和穿孔串联地布置起来且与所述贯通电极接触而形成的;以及所述贯通电极,所述贯通电极通过被埋入所述保护环内而被形成。本发明能够减小当形成低介电率绝缘膜中的贯通电极时的失败率。
-
公开(公告)号:CN105280567B
公开(公告)日:2018-12-28
申请号:CN201510320188.2
申请日:2015-06-11
Applicant: 株式会社吉帝伟士
CPC classification number: H01L23/562 , H01L21/4857 , H01L21/4882 , H01L21/561 , H01L21/565 , H01L21/568 , H01L23/3128 , H01L23/36 , H01L23/3735 , H01L23/49816 , H01L23/5389 , H01L23/544 , H01L24/02 , H01L24/13 , H01L24/19 , H01L24/97 , H01L25/0655 , H01L2223/54426 , H01L2223/54486 , H01L2224/0224 , H01L2224/02315 , H01L2224/02331 , H01L2224/02373 , H01L2224/02379 , H01L2224/0239 , H01L2224/04105 , H01L2224/12105 , H01L2224/13024 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2924/01029 , H01L2924/3511 , H01L2224/83 , H01L2224/82
Abstract: 本发明提供一种减少在支撑基板与粘接材料之间产生的内部应力且可靠性高的半导体封装件。本发明的半导体封装件的特征在于,包括:支撑基板;应力缓和层,设置于上述支撑基板的主面;半导体器件,配置在上述应力缓和层之上;密封体,由与上述应力缓和层不同的绝缘材料形成,用于覆盖上述半导体器件;布线,贯通上述密封体而与上述半导体器件电连接;以及外部端子,与上述布线电连接。此时,当在相同温度条件下,设上述支撑基板的弹性模量为A,设上述应力缓和层的弹性模量为B,并设上述密封体的弹性模量为C时,A>C>B或C>A>B的关系成立。
-
公开(公告)号:CN104756615B
公开(公告)日:2018-09-04
申请号:CN201380056949.7
申请日:2013-05-09
Applicant: LG伊诺特有限公司
CPC classification number: H05K1/186 , H01L21/4857 , H01L21/486 , H01L23/3135 , H01L23/49822 , H01L23/49827 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/97 , H01L2224/04105 , H01L2224/2402 , H01L2224/32225 , H01L2224/32245 , H01L2224/82039 , H01L2224/83005 , H01L2224/8314 , H01L2224/83191 , H01L2224/92144 , H01L2224/97 , H01L2924/15787 , H01L2924/15788 , H05K1/0298 , H05K1/0366 , H05K1/115 , H05K1/185 , H05K3/305 , H05K3/4602 , H05K2201/0195 , H05K2201/10015 , H05K2201/10022 , H05K2201/1003 , H05K2201/10984 , Y02P70/613 , H01L2924/00 , H01L2224/83 , H01L2224/82
Abstract: 提供了一种印刷电路板,其包括:绝缘层;嵌入绝缘层中的电子装置;以及用于固定电子装置的粘合层。
-
公开(公告)号:CN108346649A
公开(公告)日:2018-07-31
申请号:CN201710063329.6
申请日:2017-01-24
Applicant: 比亚迪股份有限公司
IPC: H01L25/07 , H01L23/48 , H01L23/485 , H01L21/60
CPC classification number: H01L2224/18 , H01L25/072 , H01L23/481 , H01L23/485 , H01L24/82 , H01L2224/82
Abstract: 本发明提供了一种半桥功率模块及其制造方法,半桥功率模块包括:绝缘介质基板,其上表面具有第一导电层;至少一对功率半导体芯片,芯片贴设于所述绝缘介质基板的上表面上;绝缘层,覆盖于所述绝缘介质基板上,将芯片包覆在内,所述绝缘层开设有位于芯片上方的通孔,且所述通孔内填充有导电物质;第二导电层,设置于所述绝缘层之上,所述第二导电层通过所述导电物质和所述第一导电层将每对所述功率半导体芯片电路连接构成半桥驱动电路。封装无需开塑封模,节省了生产成本;另外,功率半导体芯片通过在绝缘层上开设通孔并填充导电物质与上层的导电层实现电气连接,减小了模块的体积,有利于模块小型化。
-
公开(公告)号:CN105321896B
公开(公告)日:2018-05-22
申请号:CN201510350690.8
申请日:2015-06-23
Applicant: 英飞凌科技奥地利有限公司
IPC: H01L23/31 , H01L23/485
CPC classification number: H01L21/4857 , H01L23/5384 , H01L23/5389 , H01L24/24 , H01L24/82 , H01L24/97 , H01L2224/24011 , H01L2224/24101 , H01L2224/24227 , H01L2224/82031 , H01L2224/82101 , H01L2224/97 , H01L2924/01029 , H05K1/184 , H05K1/186 , H05K2201/10166 , H05K3/4661 , H01L2924/00014 , H01L2224/82
Abstract: 本公开涉及嵌入式芯片封装技术。器件和技术的代表性的实施方式提供了一种包括层压基板的半导体封装。层压基板包括层压到绝缘芯的表面的至少一个导电层。层压基板还包括其中定位一个或者多个半导体裸片的一个或者多个裸片开口。
-
公开(公告)号:CN108022889A
公开(公告)日:2018-05-11
申请号:CN201711016136.1
申请日:2014-08-26
Applicant: 日月光半导体制造股份有限公司
CPC classification number: H01L24/97 , H01L24/82 , H01L2224/04105 , H01L2224/24 , H01L2224/24246 , H01L2224/32245 , H01L2224/73267 , H01L2224/8203 , H01L2224/92244 , H01L2224/97 , H01L2924/3025 , H01L2224/83 , H01L2224/82 , H01L2924/00012
Abstract: 本发明提供一种元件嵌入式封装结构、其半导体装置及其制造方法。所述元件嵌入式封装结构包括:裸片承座;裸片,安置于所述裸片承座上;第一引脚及第二引脚,安置于所述裸片承座的周围;第一电介质层,覆盖所述裸片、所述裸片承座、所述第一引脚及所述第二引脚,且所述第一电介质层具有第一通孔,露出至少部分的所述裸片,及第二通孔,露出至少部分的所述第二引脚,其中所述第一电介质材料的一侧面与所述第一引脚的一侧面实质上齐平;图案化导电层,安置于所述第一电介质层的上表面上,其中所述图案化导电层通过所述第一通孔与所述裸片电性连接,且所述图案化导电层通过所述第二通孔与所述第二引脚电性连接;第二电介质层,安置于所述第一电介质层上,且所述第二电介质层覆盖所述图案化导电层;及导电层,包覆所述第二电介质层的上表面及侧面及所述电介质层的所述侧面,并且与所述第一引脚的所述侧面直接接触。
-
公开(公告)号:CN104851842B
公开(公告)日:2018-04-10
申请号:CN201410165979.8
申请日:2014-04-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L25/0657 , H01L21/565 , H01L23/12 , H01L23/13 , H01L23/3107 , H01L23/3114 , H01L23/3128 , H01L23/49811 , H01L23/50 , H01L23/538 , H01L23/5384 , H01L23/5386 , H01L23/5389 , H01L23/562 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/19 , H01L24/27 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/1132 , H01L2224/11334 , H01L2224/1145 , H01L2224/11462 , H01L2224/11849 , H01L2224/12105 , H01L2224/13082 , H01L2224/13109 , H01L2224/13111 , H01L2224/13116 , H01L2224/13124 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/16225 , H01L2224/1703 , H01L2224/17181 , H01L2224/2518 , H01L2224/27015 , H01L2224/32145 , H01L2224/32225 , H01L2224/32258 , H01L2224/32502 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73259 , H01L2224/73265 , H01L2224/81815 , H01L2224/92125 , H01L2224/97 , H01L2225/0651 , H01L2225/06513 , H01L2225/06568 , H01L2225/06572 , H01L2225/06586 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/12042 , H01L2924/1205 , H01L2924/1206 , H01L2924/1207 , H01L2924/1431 , H01L2924/1432 , H01L2924/1434 , H01L2924/15153 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19104 , H01L2924/351 , H01L2924/00012 , H01L2224/82 , H01L2924/00 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的实施例包括器件及其形成方法。一个实施例涉及一种器件,该器件包括:位于衬底的第一侧上方的阻焊涂层、通过第一连接件接合至衬底的第一侧的管芯的有源表面、以及通过第二组连接件安装至管芯的表面安装器件,表面安装器件位于管芯和衬底的第一侧之间,表面安装器件与阻焊涂层间隔开。本发明涉及包括嵌入式表面安装器件的半导体器件及其形成方法。
-
公开(公告)号:CN104681516B
公开(公告)日:2018-03-23
申请号:CN201410705224.2
申请日:2014-11-27
Applicant: 精材科技股份有限公司
IPC: H01L23/482 , H01L21/60 , H01L27/146
CPC classification number: H01L24/09 , H01L21/76898 , H01L24/05 , H01L24/13 , H01L24/24 , H01L24/32 , H01L24/73 , H01L24/82 , H01L24/83 , H01L24/92 , H01L24/94 , H01L25/50 , H01L27/14618 , H01L27/14634 , H01L27/14636 , H01L27/1464 , H01L27/1469 , H01L2224/02371 , H01L2224/02372 , H01L2224/0401 , H01L2224/05548 , H01L2224/13022 , H01L2224/13024 , H01L2224/131 , H01L2224/24051 , H01L2224/24227 , H01L2224/245 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/73217 , H01L2224/73253 , H01L2224/73267 , H01L2224/8203 , H01L2224/8385 , H01L2224/92133 , H01L2224/92144 , H01L2224/92244 , H01L2224/94 , H01L2924/10253 , H01L2924/12042 , H01L2924/14335 , H01L2224/83 , H01L2224/11 , H01L2224/03 , H01L2924/00 , H01L2924/00014 , H01L2924/01029 , H01L2924/01013 , H01L2924/01079 , H01L2924/01078 , H01L2224/82 , H01L2924/014 , H01L2924/0665
Abstract: 本发明揭露一种晶片封装体及其制造方法。该晶片封装体包括:一第一基底,其中多个第一导电垫设置于第一基底的一第一侧上;一第二基底,贴附于相对于第一基底的第一侧的一第二侧上,其中第二基底具有一微电子元件,且具有对应第一导电垫的多个第二导电垫,所述第二导电垫设置于第二基底的一第一侧上,且位于第一基底与第二基底之间;一重布线层,设置于相对于第二基底的第一侧的一第二侧上,且穿过第二基底、第二导电垫及第一基底而延伸至第一导电垫内,以与第一导电垫及第二导电垫电性连接。本发明通过重布线层进行电性连接而不需使用焊线,缩小了晶片封装体的尺寸,降低了成本。
-
公开(公告)号:CN107301957A
公开(公告)日:2017-10-27
申请号:CN201710173054.1
申请日:2017-03-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L25/0657 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/288 , H01L21/31051 , H01L21/3212 , H01L21/561 , H01L21/568 , H01L21/7684 , H01L21/76885 , H01L23/295 , H01L23/3107 , H01L23/3128 , H01L23/481 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/5389 , H01L24/03 , H01L24/09 , H01L24/89 , H01L25/0652 , H01L25/50 , H01L2224/0231 , H01L2224/02373 , H01L2224/0239 , H01L2224/03002 , H01L2224/04105 , H01L2224/05025 , H01L2224/05124 , H01L2224/05147 , H01L2224/08145 , H01L2224/18 , H01L2224/80895 , H01L2224/80896 , H01L2224/81005 , H01L2224/82 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/06548 , H01L2924/01022 , H01L2924/01029 , H01L2924/1431 , H01L2924/1432 , H01L2924/1433 , H01L2924/1434 , H01L2924/1436 , H01L2924/1437 , H01L2924/1461 , H01L2924/15311 , H01L2924/15331 , H01L2924/20106 , H01L2924/20107 , H01L2924/20108 , H01L2924/20109 , H01L2924/2011 , H01L24/80 , H01L24/02 , H01L2224/0237 , H01L2224/80001 , H01L2224/80006 , H01L2224/8019
Abstract: 本发明实施例涉及一种方法,其包含:在载体上方形成电介质层;在所述电介质层中形成多个接合垫;及执行平坦化以使所述电介质层与所述多个接合垫的顶面彼此齐平。装置裸片通过混合接合而接合到所述电介质层及所述多个接合垫的部分。将所述装置裸片囊封于囊封材料中。接着,从所述装置裸片及所述电介质层拆卸所述载体。
-
公开(公告)号:CN104425473B
公开(公告)日:2017-09-29
申请号:CN201410450460.4
申请日:2014-09-05
Applicant: 英飞凌科技股份有限公司
CPC classification number: H01L25/072 , H01L21/561 , H01L21/566 , H01L21/568 , H01L23/051 , H01L23/3107 , H01L23/48 , H01L23/492 , H01L23/49562 , H01L23/562 , H01L24/24 , H01L24/33 , H01L24/72 , H01L24/82 , H01L24/83 , H01L24/96 , H01L25/50 , H01L2224/03002 , H01L2224/06181 , H01L2224/24137 , H01L2224/24195 , H01L2224/29011 , H01L2224/32245 , H01L2224/82039 , H01L2224/83801 , H01L2224/8384 , H01L2224/8385 , H01L2224/96 , H01L2924/12042 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/2064 , H01L2924/20643 , H01L2924/20644 , H01L2224/03 , H01L2224/82 , H01L2924/00
Abstract: 本发明涉及半导体装置及制造和运行方法和制造多个芯片组件的方法。该半导体装置包括上和下接触板、多个芯片组件、介电填料以及控制电极互连结构。每个芯片组件具有拥有半导体本体的半导体芯片,半导体本体具有上侧和对置的在垂直方向上隔开的下侧。每个半导体芯片具有在上和下侧上的上和下主电极、在上侧上的控制电极和导电上补偿小板,通过填料将芯片组件以材料决定的方式彼此连接成固定复合体。每个芯片组件的上补偿小板的背离半导体本体的侧并不或至少不完全被填料覆盖。控制电极互连结构布置在复合体上并且将芯片组件的控制电极彼此导电连接。每个芯片组件布置在上与下接触板之间,使得上补偿小板的背离半导体本体的侧电接触上接触板。
-
-
-
-
-
-
-
-
-