SEB耐性评价方法及SEB耐性评价装置

    公开(公告)号:CN112526313B

    公开(公告)日:2023-12-29

    申请号:CN202010852061.6

    申请日:2020-08-21

    Abstract: 提供无需使用通过使用了加速器等大型的放射线设施的实验得到的数据,就能够对半导体元件的SEB耐性进行评价的SEB耐性评价装置及SEB耐性评价方法。SEB耐性评价方法具有以下步骤:在半导体元件的模型内配置激励光源;以及一边改变向半导体元件的模型的施加电压及激励光源的能量,一边求出使半导体元件热失控的激励光源的能量。

    绝缘栅型双极晶体管
    5.
    发明授权

    公开(公告)号:CN104350602B

    公开(公告)日:2017-03-15

    申请号:CN201280073607.1

    申请日:2012-05-29

    Abstract: 本发明的目的在于提供一种沟槽栅极型的IGBT及其制造方法,该沟槽栅极型的IGBT兼顾耐压的保持和低导通电压化,并且进行单极动作的电流密度范围较大。本发明的IGBT是漂移层由超级结构造形成,且在背面具有IGBT区域和FWD区域的SJ-RC-IGBT,其特征在于,第1漂移层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3,并且厚度大于或等于10μm而小于50μm,缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3,并且厚度大于或等于2μm而小于15μm。

    绝缘栅型双极晶体管及其制造方法

    公开(公告)号:CN102569354A

    公开(公告)日:2012-07-11

    申请号:CN201110287695.2

    申请日:2011-09-26

    Abstract: 本发明的目的在于提供使耐压的保持和低导通电压化并存的沟槽栅型IGBT。本发明的IGBT具备:第1导电型的缓冲层(11);在缓冲层(11)的第1主面上形成的第1漂移层;在所述第1漂移层上形成的第1的导电型的第2漂移层(3);在第2漂移层(3)上形成的第2导电型的基极层(4);在基极层(4)的表面选择性地形成的第1导电型的发射极层(5);从发射极层(5)的表面起向第2漂移层(3)中贯通并隔着栅极绝缘膜(7)而埋入形成的栅极电极(8);与发射极层(5)导通的发射极电极(10);在缓冲层(11)的第2主面上形成的第2导电型的集电极层(12);以及在集电极层(12)上形成的集电极电极(13),所述第1漂移层是第1导电型的第1层(1)和第2导电型的第2层(2)在水平方向反复的结构。

    SEB耐性评价方法及SEB耐性评价装置

    公开(公告)号:CN112526313A

    公开(公告)日:2021-03-19

    申请号:CN202010852061.6

    申请日:2020-08-21

    Abstract: 提供无需使用通过使用了加速器等大型的放射线设施的实验得到的数据,就能够对半导体元件的SEB耐性进行评价的SEB耐性评价装置及SEB耐性评价方法。SEB耐性评价方法具有以下步骤:在半导体元件的模型内配置激励光源;以及一边改变向半导体元件的模型的施加电压及激励光源的能量,一边求出使半导体元件热失控的激励光源的能量。

    半导体装置的制造方法
    10.
    发明授权

    公开(公告)号:CN105830220B

    公开(公告)日:2019-05-28

    申请号:CN201380081607.0

    申请日:2013-12-13

    Abstract: 具有:第1工序,在具有第1主面和第2主面的半导体衬底的该第2主面,通过加速能量不同的多次离子注入而注入第1导电型杂质,在该半导体衬底形成第1杂质区域;第2工序,在该第2主面,以比该多次离子注入低的加速能量对第2导电型杂质进行离子注入,在该半导体衬底,以与该第1杂质区域之间余留未注入杂质的无注入区域的方式形成第2杂质区域;热处理工序,对该半导体衬底实施热处理,以由该第1导电型杂质形成缓冲层,由该第2导电型杂质形成集电极层,在该缓冲层与该集电极层之间余留没有发生该第1导电型杂质和该第2导电型杂质的扩散的无扩散区域;以及形成与该集电极层接触的集电极电极的工序。

Patent Agency Ranking