公开(公告)号：CN1166005C

公开(公告)日：2004-09-08

申请号：CN01120880.5

申请日：2001-06-06

Applicant: 三菱电机株式会社 ,  菱电半导体系统工程株式会社

Inventor： 幡手一成 ,  高野和丰

IPC: H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/0878

Abstract: 本发明的课题是提高反向偏置下的特性。P基层(6)作为相互平行的多个带形部分配置。在P基层(6)的底部，不形成有高杂质浓度的下方突起部分即P+基层。P基层(6)以浅于N层(17)的方式形成，此外，形成P基层(6)的多个带形部分在其端部被相互连接起来。还有，N源层(5)为梯形，仅通过梯形的横档部分连接到源电极(16)。

公开(公告)号：CN1328345A

公开(公告)日：2001-12-26

申请号：CN01120880.5

申请日：2001-06-06

Applicant: 三菱电机株式会社 ,  菱电半导体系统工程株式会社

Inventor： 幡手一成 ,  高野和丰

IPC: H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/0878

Abstract: 本发明的课题是提高反向偏置下的特性。P基层6作为相互平行的多个带形部分配置。在P基层6的底部,不形成有高杂质浓度的下方突起部分即P+基层。P基层6以浅于N层17的方式形成,此外,形成P基层6的多个带形部分在其端部被相互连接起来。还有,N源层5为梯形,仅通过梯形的横档部分连接到源电极16。

公开(公告)号：CN103219364A

公开(公告)日：2013-07-24

申请号：CN201310001570.8

申请日：2013-01-04

Applicant: 三菱电机株式会社

Inventor： 高野和丰

IPC: H01L29/36 ,  H01L21/265

CPC classification number: H01L29/7811 ,  H01L21/2253 ,  H01L21/266 ,  H01L29/06 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/42372 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802

Abstract: 本发明提供能在不发生耐压下降或导通电阻增大的情况下提高雪崩耐量的半导体装置及其制造方法。在单元区域，在N－型漏极层（2）上设置有P－型基极层（5）。在中间区域，在N－型漏极层（2）上设置有（P）型基极层（6）。在P－型基极层（5）内设置有N+型源极区域（7）。栅极电极（8）隔着栅极绝缘膜（9）设置在被N－型漏极层（2）和N+型源极区域（7）夹持的沟道区域上。源极电极（10）连接于P－型基极层（5）和P型基极层（6）。栅极焊盘（11）在焊盘区域隔着绝缘膜（12）设置在N－型漏极层（2）上，与栅极电极（8）连接。P型基极层（6）的栅极焊盘（11）侧是杂质浓度梯度比P－型基极层（5）平缓的VLD（VariationLateralDoping）结构。

公开(公告)号：CN102024812A

公开(公告)日：2011-04-20

申请号：CN201010293495.3

申请日：2010-09-16

Applicant: 三菱电机株式会社

Inventor： 高野和丰

IPC: H01L27/08 ,  H01L29/423 ,  H01L29/739 ,  H01L21/822

CPC classification number: H01L29/7813 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7815 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 第一半导体元件部(SX)设有第一沟道面，该第一沟道面具有第一面方位，用于切换第一电流。半导体层的第一区域设有第一沟槽，该第一沟槽具有第一沟道面。第一栅极绝缘膜以第一厚度覆盖第一沟道面。第二半导体元件部(SY)设有第二沟道面，该第二沟道面具有不同于第一面方位的第二面方位，用于切换比第一电流小的第二电流。半导体层的第二区域设有第二沟槽，该第二沟槽具有第二沟道面。第二栅极绝缘膜以大于第一厚度的第二厚度覆盖第二沟道面。

公开(公告)号：CN101667537A

公开(公告)日：2010-03-10

申请号：CN200910141813.1

申请日：2009-05-26

Applicant: 三菱电机株式会社

Inventor： 高野和丰 ,  村上纯一 ,  凑忠玄

IPC: H01L21/04 ,  H01L21/33 ,  H01L21/336

CPC classification number: H01L29/405 ,  H01L21/76834 ,  H01L21/76888 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/7395 ,  H01L2224/04042 ,  H01L2224/48463 ,  H01L2924/13055 ,  H01L2924/00

Abstract: 本发明目的在于提供半导体装置的制造方法，该方法能够无弊病地形成用于实现半导体装置的高耐压化、耐压稳定化、电极的电位稳定化、耐压保持区域的缩短等的半绝缘性膜。该方法的特征在于包括以下工序：在半导体衬底表面形成P型区域的工序；在该P型区域上形成Al电极的工序；形成与该Al电极相接并由与Al相比不易与Si反应的物质构成的层间膜的工序；以及在该层间膜上形成含有Si的半绝缘性膜的工序。

公开(公告)号：CN104377235B

公开(公告)日：2018-09-07

申请号：CN201410514446.6

申请日：2008-02-20

Applicant: 三菱电机株式会社

Inventor： 凑忠玄 ,  高野和丰

IPC: H01L29/417 ,  H01L29/739 ,  H01L29/40 ,  H01L29/78 ,  H01L29/745 ,  H01L21/331 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7393 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7455

Abstract: 半导体衬底(1)在第一主表面具有槽(1b)。绝缘栅型场效应部包含形成在第一主表面的栅电极(12a)。电位固定用电极(12b)埋入槽(1b)内且具有在所述第一主表面上以宽度(w2)比槽(1b)的宽度(w1)大的方式伸出的伸出部。发射极形成在第一主表面上，与栅电极(12a)电绝缘且连接到电位固定用电极(12b)的伸出部的整个上表面上。这样可以得到能够通过抑制铝尖峰的产生而提高可靠性的半导体装置及其制造方法。

公开(公告)号：CN102024812B

公开(公告)日：2013-01-16

申请号：CN201010293495.3

申请日：2010-09-16

Applicant: 三菱电机株式会社

Inventor： 高野和丰

IPC: H01L27/08 ,  H01L29/423 ,  H01L29/739 ,  H01L21/822

CPC classification number: H01L29/7813 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7815 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 第一半导体元件部(SX)设有第一沟道面，该第一沟道面具有第一面方位，用于切换第一电流。半导体层的第一区域设有第一沟槽，该第一沟槽具有第一沟道面。第一栅极绝缘膜以第一厚度覆盖第一沟道面。第二半导体元件部(SY)设有第二沟道面，该第二沟道面具有不同于第一面方位的第二面方位，用于切换比第一电流小的第二电流。半导体层的第二区域设有第二沟槽，该第二沟槽具有第二沟道面。第二栅极绝缘膜以大于第一厚度的第二厚度覆盖第二沟道面。

公开(公告)号：CN101667537B

公开(公告)日：2012-10-31

申请号：CN200910141813.1

申请日：2009-05-26

Applicant: 三菱电机株式会社

Inventor： 高野和丰 ,  村上纯一 ,  凑忠玄

IPC: H01L21/04 ,  H01L21/33 ,  H01L21/336

CPC classification number: H01L29/405 ,  H01L21/76834 ,  H01L21/76888 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/7395 ,  H01L2224/04042 ,  H01L2224/48463 ,  H01L2924/13055 ,  H01L2924/00

Abstract: 本发明目的在于提供半导体装置的制造方法，该方法能够无弊病地形成用于实现半导体装置的高耐压化、耐压稳定化、电极的电位稳定化、耐压保持区域的缩短等的半绝缘性膜。该方法的特征在于包括以下工序：在半导体衬底表面形成P型区域的工序；在该P型区域上形成Al电极的工序；形成与该Al电极相接并由与Al相比不易与Si反应的物质构成的层间膜的工序；以及在该层间膜上形成含有Si的半绝缘性膜的工序。

公开(公告)号：CN101330101A

公开(公告)日：2008-12-24

申请号：CN200810081235.2

申请日：2008-02-20

Applicant: 三菱电机株式会社

Inventor： 凑忠玄 ,  高野和丰

IPC: H01L29/417 ,  H01L29/739 ,  H01L29/78 ,  H01L21/28 ,  H01L21/331 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7393 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7455

Abstract: 半导体衬底(1)在第一主表面具有槽(1b)。绝缘栅型场效应部包含形成在第一主表面的栅电极(12a)。电位固定用电极(12b)埋入槽(1b)内且具有在所述第一主表面上以宽度(w2)比槽(1b)的宽度(w1)大的方式伸出的伸出部。发射极形成在第一主表面上，与栅电极(12a)电绝缘且连接到电位固定用电极(12b)的伸出部的整个上表面上。这样可以得到能够通过抑制铝尖峰的产生而提高可靠性的半导体装置及其制造方法。

公开(公告)号：CN112054051A

公开(公告)日：2020-12-08

申请号：CN202010489639.6

申请日：2020-06-02

Applicant: 三菱电机株式会社

Inventor： 高野和丰 ,  中村浩之

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L27/06

Abstract: 得到能够实现IGBT的损耗改善，并且抑制耐压下降的半导体装置。半导体装置(1)具有IGBT区域(16)以及MOSFET区域(17)。在MOSFET区域(17)形成的多个沟道掺杂P层(115)具有侧面与在IGBT区域(16)及MOSFET区域(17)之间形成的边界沟槽栅极(107e)接触的沟槽相邻沟道掺杂P层(115t)。沟槽相邻沟道掺杂P层(115t)的形成深度被设定得比边界沟槽栅极(107e)的形成深度深。在MOSFET区域(17)，包含沟道掺杂P层(115)的沟道区域、层间氧化膜(110)的栅极绝缘膜及成为平面栅极的栅极多晶硅(121)而构成N型的平面构造的MOSFET。