-
公开(公告)号：CN104615557B
公开(公告)日：2018-08-21
申请号：CN201510033310.8
申请日：2015-01-22
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F13/28
Abstract: 一种用于GPDSP的多核细粒度同步的DMA传输方法，每个参与多核细粒度同步传输的直接存储访问部件DMA在传输完一帧数据后都会将一个本地帧传输结束信号发送到全局同步寄存器；将来自多个核的结束信号整合成一个全局帧传输结束信号；每个直接存储访问部件DMA检查自己所配置的参与同步传输的核列表参数是否与接收到全局帧传输结束信号一致；如果一致，则表明所有参与直接存储访问部件DMA都完成了上一帧数据的传输，可以开始进行下一帧数据的搬移；如果不一致，则表明依然有参与直接存储访问部件DMA没有完成上一帧数据的搬移，这些参与的直接存储访问部件DMA都继续等待，直到匹配成功。本发明可有效提升SDRAM的行命中率，显著提高访存带宽的利用率和DMA传输效率。
-
公开(公告)号：CN103399832B
公开(公告)日：2016-09-14
申请号：CN201310366862.1
申请日：2013-08-21
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F13/16
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明公开了一种总线间的乱序返回数据的归序方法，方法步骤为：1）Master方主机部件通过Master总线向Slave方多个功能部件发送请求，根据发送的时间顺序依次为每个请求设置一个自增的标识令牌信号，并伴随请求的地址一起一一发送给对应的Slave方功能部件；2）Slave方各个响应的功能部件通过Slave总线接收请求信号的地址，分离出标识令牌信号并与返回的响应数据一起发送回Master方总线；3）Master方通过Master总线接收返回的数据并进行暂存，对标识令牌信号进行判断并根据标识令牌信号的顺序依次发送返回响应数据给主机部件。本发明具有实现方法简单、效率高、可移植性强、功耗低的优点。
-
公开(公告)号：CN105335127A
公开(公告)日：2016-02-17
申请号：CN201510718454.7
申请日：2015-10-29
Applicant: 中国人民解放军国防科学技术大学
CPC classification number: G06F7/52 , G06F7/50 , G06F9/3887
Abstract: 本发明公开了一种GPDSP中支持浮点除法的标量运算单元结构，其包括作为标量运算部件的第一部件SMAC1、第二部件SMAC2和第三部件SIEU，用于支持标量基础运算；每个所述标量运算部件对应VLIW执行包中的一条标量指令。本发明具有指令执行周期少、延迟小、结构简单、可行性好等优点。
-
公开(公告)号：CN104639104B
公开(公告)日：2017-03-22
申请号：CN201510064116.6
申请日：2015-02-06
Applicant: 中国人民解放军国防科学技术大学
IPC: H03K3/012
Abstract: 本发明公开了一种功能模块级多阈值低功耗控制装置，包括：移位器，用作功能模块的栈数移位；它为一个n位的移位寄存器；c0，c1产生电路，作为移位器的功能控制模块；它是一个时序数字电路，在时钟clk_in的控制下，依据当前的输入值，分别进入打入、移位或保持状态；低功耗判决电路，用来生成低功耗控制信号；即，根据当前该功能模块的运行动态，可分别对每一级栈进行低功耗睡眠控制；n个多阈值低功耗时钟驱动控制器，每个多阈值低功耗时钟驱动控制器具有2个输入端和2个输出端。本发明具有结构简单、能够有效进行低功耗控制、降低电路动态功耗等优点。
-
公开(公告)号：CN103440121B
公开(公告)日：2016-06-29
申请号：CN201310364279.7
申请日：2013-08-20
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F9/38
Abstract: 本发明公开了一种面向向量处理器的三角矩阵乘法向量化方法，其步骤为：步骤1：将被乘数三角矩阵T中的三角矩阵元素按行连续存储；步骤2：根据向量处理器的向量处理单元个数和向量处理单元的MAC部件个数对乘数矩阵B按列划分为若干个子矩阵Bi；步骤3：依次实现被乘数三角矩阵T与子矩阵Bi的乘法，计算结果存储在原子矩阵Bi的存储位置；步骤4：遍历完乘数矩阵的全部子矩阵Bi，判断是否还有未计算的子矩阵Bi，若有，更新i=i+1，转步骤3；若无，则执行步骤5；步骤5：三角矩阵乘法的计算完成。本发明具有原理简单、操作简便、能充分发挥向量处理器运算效率等优点。
-
Patent Agency Ranking
公开(公告)号：CN104617923B
公开(公告)日：2016-03-30
申请号：CN201510061550.9
申请日：2015-02-06
Applicant: 中国人民解放军国防科学技术大学
Abstract: 本发明公开了一种高速低功耗多阈值D型触发器，包括：低功耗控制电路，用来接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后输出信号：sleep和nsleep；主锁存器，用来接收数据输入信号d、正相输入时钟信号clk、反相输入时钟信号nclk及信号sleep和nsleep；所述主锁存器在正相输入时钟信号clk、反相输入时钟信号nclk的控制下对数据输入信号d进行锁存处理后输出信号：qt；从锁存器，用来接收信号qt及正相输入时钟信号clk、反相输入时钟信号nclk；所述从锁存器在正相输入时钟信号clk、反相输入时钟信号nclk的控制下对信号qt进行锁存处理后分别输出第一输出信号q和第二输出信号nq。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。
-
公开(公告)号：CN104639116A
公开(公告)日：2015-05-20
申请号：CN201510061549.6
申请日：2015-02-06
Applicant: 中国人民解放军国防科学技术大学
Abstract: 一种高速低功耗多阈值同步置位复位D型触发器，包括：低功耗控制电路，接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号；置位控制电路，接收同步置位输入信号set，对同步置位输入信号set进行缓冲处理后分别输出信号：s和ns；主锁存器，接收数据信号d、正相时钟输入信号clk、反相时钟输入信号nclk、同步复位输入信号r、及信号sleep、nsleep、s和ns；主锁存器对数据信号d进行锁存处理后输出信号qt；从锁存器，用来接收信号qt以及正相时钟输入信号clk、反相时钟输入信号nclk；从锁存器对信号qt进行锁存处理后分别输出信号：第一输出信号q和第二输出信号nq。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。
-
公开(公告)号：CN104617924A
公开(公告)日：2015-05-13
申请号：CN201510061904.X
申请日：2015-02-06
Applicant: 中国人民解放军国防科学技术大学
CPC classification number: H03K3/3562 , H03K3/012
Abstract: 一种高速低功耗多阈值异步置位复位保持型D型触发器，包括：低功耗控制电路，接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后输出信号；置位控制电路，接收异步置位输入信号set，对异步置位输入信号set进行缓冲处理后分别输出信号；选择控制电路，接收选择数据打入保持信号sel，对选择数据打入保持信号sel进行缓冲处理后分别输出信号；主锁存器，接收数据输入信号d、正相时钟输入信号clk、反相时钟输入信号nclk、异步复位输入信号r、选择数据打入保持信号sel以及信号sleep、nsleep、s和ns；并对数据输入信号d进行锁存处理后输出qt；从锁存器对qt进行锁存处理后分别输出。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。
-
公开(公告)号：CN103440121A
公开(公告)日：2013-12-11
申请号：CN201310364279.7
申请日：2013-08-20
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F9/38
Abstract: 本发明公开了一种面向向量处理器的三角矩阵乘法向量化方法，其步骤为：步骤1：将被乘数三角矩阵T中的三角矩阵元素按行连续存储；步骤2：根据向量处理器的向量处理单元个数和向量处理单元的MAC部件个数对乘数矩阵B按列划分为若干个子矩阵Bi；步骤3：依次实现被乘数三角矩阵T与子矩阵Bi的乘法，计算结果存储在原子矩阵Bi的存储位置；步骤4：遍历完乘数矩阵的全部子矩阵Bi，判断是否还有未计算的子矩阵Bi，若有，更新i=i+1，转步骤3；若无，则执行步骤5；步骤5：三角矩阵乘法的计算完成。本发明具有原理简单、操作简便、能充分发挥向量处理器运算效率等优点。
-
公开(公告)号：CN103389967A
公开(公告)日：2013-11-13
申请号：CN201310367449.7
申请日：2013-08-21
Applicant: 中国人民解放军国防科学技术大学
Abstract: 本发明公开了一种基于SRAM的矩阵转置的装置及方法，装置包括地址译码模块、读写总线、对角线读控制模块及n个矩阵转置存储器本体。每个矩阵转置存储器本体为由n行、n列矩阵存储模块连接而成，位于自左上到右下对角线上的为14管SRAM存储模块，对角线以外的为12管SRAM存储模块。14管SRAM存储模块对矩阵中处于对角线上的元素进行访问，12管SRAM存储模块对矩阵中处于对角线以外的元素进行访问；方法则根据输入矩阵的类型及访问模式的不同进行相应的单字、行、列或对角线访问，完成转置。本发明具有实现方法简单、结构简单紧凑、成本低廉、转置速度快、高效、灵活且具功能多样的优点。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.043 seconds)
