公开(公告)号：CN116646303A

公开(公告)日：2023-08-25

申请号：CN202211241999.X

申请日：2022-10-11

Applicant: 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 郭亿文 ,  梁涛 ,  冉明 ,  肖添 ,  梁康弟

IPC: H01L21/768

Abstract: 本发明公开一种用等离子体和反应离子刻蚀制造双台阶型连接孔的方法，步骤包括：1)在衬底(1)上淀积第一介质层(2)；2)在第一介质层(2)上淀积第二介质层(3)；3)在第二介质层(3)上形成连接孔图形；4)刻蚀第二介质层(3)的连接孔图形，形成第一个台阶；5)刻蚀第一介质层(2)，形成第二个台阶；6)利用刻蚀工艺去除光刻图形；7)淀积金属层(4)，填充连接孔，引出电阻。本发明通过对刻蚀过程的控制，利用两种不同的介质的刻蚀速率差异在单次光刻的前提下形成了双台阶的连接孔形貌。

公开(公告)号：CN114421931B

公开(公告)日：2023-09-22

申请号：CN202210108022.4

申请日：2022-01-28

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 杨法明 ,  朱坤峰 ,  钟怡 ,  殷万军 ,  郭亿文 ,  徐金贵 ,  张俊安 ,  李光波 ,  龚榜华

IPC: H03K3/84

Abstract: 本发明提供了一种伪随机分频信号产生电路及方法，所述伪随机分频信号产生电路包括伪随机序列发生模块、分频模块及输出模块。本发明将伪随机序列发生模块、分频模块及输出模块结合起来，实现了对固定时钟脉冲的随机化分频，在降低时钟频率的同时，使得噪声功率谱密度均匀的分布在整个频域内，从而使得所有频率范围内具有相同能量密度的噪声，达到抗噪声干扰的目的，其产生的伪随机时钟脉冲信号可很好的用于要求失调较低的电路或者运算放大器，在自稳零运放中使用这种时钟进行失调电压校准时，在降低失调电压的同时，可以使时钟对运放输入端的影响呈现类似噪声的频谱特点，可有效避免使用周期性时钟造成的固定频点杂散，提高了抗干扰能力。

公开(公告)号：CN114421931A

公开(公告)日：2022-04-29

申请号：CN202210108022.4

申请日：2022-01-28

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 杨法明 ,  朱坤峰 ,  钟怡 ,  殷万军 ,  郭亿文 ,  徐金贵 ,  张俊安 ,  李光波 ,  龚榜华

IPC: H03K3/84

Abstract: 本发明提供了一种伪随机分频信号产生电路及方法，所述伪随机分频信号产生电路包括伪随机序列发生模块、分频模块及输出模块。本发明将伪随机序列发生模块、分频模块及输出模块结合起来，实现了对固定时钟脉冲的随机化分频，在降低时钟频率的同时，使得噪声功率谱密度均匀的分布在整个频域内，从而使得所有频率范围内具有相同能量密度的噪声，达到抗噪声干扰的目的，其产生的伪随机时钟脉冲信号可很好的用于要求失调较低的电路或者运算放大器，在自稳零运放中使用这种时钟进行失调电压校准时，在降低失调电压的同时，可以使时钟对运放输入端的影响呈现类似噪声的频谱特点，可有效避免使用周期性时钟造成的固定频点杂散，提高了抗干扰能力。