-
公开(公告)号：CN114665834B
公开(公告)日：2023-10-13
申请号：CN202210373560.6
申请日：2022-04-11
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03F3/45
Abstract: 本发明提供一种轨到轨输入级电路及运算放大器，所述轨到轨输入级电路包括输入差分对模块、尾电流源模块、共栅模块、共栅负载模块、电流镜模块及偏置电流源模块，输入差分对模块利用MOS管自身的体效应实现轨到轨输入。在本发明中，通过输入差分对模块与尾电流源模块、电流镜模块的配合设计，使得输入差分对模块可以利用MOS管自身的体效应实现输入信号的轨到轨输入乃至超过电源轨范围输入，输入信号的电压范围宽，不需要设计恒定跨导匹配电路，能有效避免现有输入轨到轨运算放大器电路的输入级中需要使用两对类型不同的输入管、需要对输入管进行跨导匹配而多设计的恒定跨导匹配电路，所带来的电路及版图的规模面积增加，以及对称性、匹配性下降问题。
-
公开(公告)号：CN114421931B
公开(公告)日：2023-09-22
申请号：CN202210108022.4
申请日：2022-01-28
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K3/84
Abstract: 本发明提供了一种伪随机分频信号产生电路及方法，所述伪随机分频信号产生电路包括伪随机序列发生模块、分频模块及输出模块。本发明将伪随机序列发生模块、分频模块及输出模块结合起来，实现了对固定时钟脉冲的随机化分频，在降低时钟频率的同时，使得噪声功率谱密度均匀的分布在整个频域内，从而使得所有频率范围内具有相同能量密度的噪声，达到抗噪声干扰的目的，其产生的伪随机时钟脉冲信号可很好的用于要求失调较低的电路或者运算放大器，在自稳零运放中使用这种时钟进行失调电压校准时，在降低失调电压的同时，可以使时钟对运放输入端的影响呈现类似噪声的频谱特点，可有效避免使用周期性时钟造成的固定频点杂散，提高了抗干扰能力。
-
公开(公告)号：CN114421931A
公开(公告)日：2022-04-29
申请号：CN202210108022.4
申请日：2022-01-28
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K3/84
Abstract: 本发明提供了一种伪随机分频信号产生电路及方法，所述伪随机分频信号产生电路包括伪随机序列发生模块、分频模块及输出模块。本发明将伪随机序列发生模块、分频模块及输出模块结合起来，实现了对固定时钟脉冲的随机化分频，在降低时钟频率的同时，使得噪声功率谱密度均匀的分布在整个频域内，从而使得所有频率范围内具有相同能量密度的噪声，达到抗噪声干扰的目的，其产生的伪随机时钟脉冲信号可很好的用于要求失调较低的电路或者运算放大器，在自稳零运放中使用这种时钟进行失调电压校准时，在降低失调电压的同时，可以使时钟对运放输入端的影响呈现类似噪声的频谱特点，可有效避免使用周期性时钟造成的固定频点杂散，提高了抗干扰能力。
-
公开(公告)号：CN113451216A
公开(公告)日：2021-09-28
申请号：CN202110719199.3
申请日：2021-06-28
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/8238 , H01L21/28 , H01L23/552 , H01L27/02 , H01L29/06 , H01L29/10 , H01L29/423 , H01L27/092
Abstract: 本发明公开一种成套硅基抗辐射高压CMOS器件集成结构及制造方法，器件集成结构包含：对称/非对称nLDMOS、对称/非对称pLDMOS、多晶高阻、MOS电容等器件。制造方法是在P型衬底上先形成N型埋层，生长外延层，在外延层上注入推阱形成N型和P型高压阱，其中N型高压阱形成nLDMOS漂移区和pLDMOS沟道，P型高压阱形成pLDMOS漂移区和nLDMOS沟道，生长抗辐射加固厚栅氧化层，匹配全流程工艺热预算，形成一种硅基抗辐射高压CMOS工艺平台。本发明制造的nLDMOS具有优异的抗总剂量辐射性能，辐射后器件具有极低器件漏电和较小阈值电压漂移量，解决了高栅压CMOS类产品辐射加固的工艺制造难题。
-
公开(公告)号：CN119317177A
公开(公告)日：2025-01-14
申请号：CN202411408185.X
申请日：2024-10-10
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开一种在双多晶自对准双极结型晶体管工艺中集成厚薄栅氧CMOS器件的方法及结构，方法包括提供SOI硅衬底；依次形成双多晶自对准双极结型晶体管的N型一次埋层(103)、薄栅氧NMOS的P型一次埋层(104)、厚栅氧NMOS的P型二次埋层(105)；在SOI硅衬底上形成外延层(106)；在外延层中形成薄栅氧NMOS的P型一次阱区(107)以及厚栅氧NMOS的P型二次阱区(108)等步骤。本发明中的半导体器件可实现高性能NPN/PNP与厚薄栅氧CMOS器件的各种组合，有效提升工艺整体器件特性，以满足更广泛及更高需求的应用技术领域，提升芯片电学性能。
-
Patent Agency Ranking
公开(公告)号：CN114091397B
公开(公告)日：2024-08-09
申请号：CN202111319388.8
申请日：2021-11-09
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: G06F30/392
Abstract: 本发明公开一种应用于高精度高共模差动放大器的电阻版图排布结构及修调方法，电阻版图排布结构包括两个阻值不同的电阻阵列；修调方法步骤为：1)量测第一电阻阵列的实际阻值；2)设定第二电阻阵列的修调目标值，记为N*R；3)量测第二电阻阵列的实际阻值；4)对第二电阻阵列中可修调背包电阻RN的粗调区域进行激光修调；6)对第二电阻阵列中可修调背包电阻RN的细调区域进行激光修调，并返回步骤7)。本发明通过对两个电阻的版图特殊排布，降低两个电阻在工艺加工过程中的偏差，提高两个电阻的初始匹配度，可以在仅修调一个电阻和较小的电阻修调面积下，达到较高的电阻匹配度和降低了修调成本，提高了电阻稳定性。
-
公开(公告)号：CN114421760A
公开(公告)日：2022-04-29
申请号：CN202210044589.X
申请日：2022-01-14
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H02M3/07
Abstract: 本发明提供了一种时间交织电荷泵内电源产生电路，所述时间交织电荷泵内电源产生电路包括第一控制信号产生模块、第二控制信号产生模块、时间交织电荷泵模块及电压跟随器模块。本发明的时间交织电荷泵内电源产生电路，通过时间交织电荷泵模块在每个周期内交替产生输出稳定的且大于电源电压的内部电源，对电源电压进行提升后输出，可有效实现后级运算放大器的轨到轨输入；通过电压跟随器模块构成的反馈使内部电源在时间交织电荷泵模块的交替切换时保持稳定连续，提高了内部电源的稳定性，减小了内部电源的电压跳动。
-
公开(公告)号：CN114091397A
公开(公告)日：2022-02-25
申请号：CN202111319388.8
申请日：2021-11-09
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: G06F30/392
Abstract: 本发明公开一种应用于高精度高共模差动放大器的电阻版图排布结构及修调方法，电阻版图排布结构包括两个阻值不同的电阻阵列；修调方法步骤为：1)量测第一电阻阵列的实际阻值；2)设定第二电阻阵列的修调目标值，记为N*R；3)量测第二电阻阵列的实际阻值；4)对第二电阻阵列中可修调背包电阻RN的粗调区域进行激光修调；6)对第二电阻阵列中可修调背包电阻RN的细调区域进行激光修调，并返回步骤7)。本发明通过对两个电阻的版图特殊排布，降低两个电阻在工艺加工过程中的偏差，提高两个电阻的初始匹配度，可以在仅修调一个电阻和较小的电阻修调面积下，达到较高的电阻匹配度和降低了修调成本，提高了电阻稳定性。
-
公开(公告)号：CN118431165A
公开(公告)日：2024-08-02
申请号：CN202410466450.3
申请日：2024-04-18
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明公开一种垂直纳米环栅互补MOS器件金属栅和隔离技术集成工艺设计，隔离技术包括在P型衬底形成N型埋层和P型埋层，然后生长N型外延等步骤。集成工艺设计包括衬底、N型埋层102、P型埋层101、N型外延、P型外延、高k栅介质层103、金属栅104、氧化薄膜105、多晶薄膜106、STI槽底部上下隔离P+注入107、VNMOS bulk端/VPMOS源端P+注入201、VNMOS源漏端/VPMOS bulk端N+注入202、器件‑金属层间ILD介质层203、钨塞204、VPMOS漏端P+注入205和金属互连薄膜206。本发明通过垂直纳米环栅金属栅dummy假栅技术与N型埋层‑P衬底隔离结构实现了工艺集成兼容，既降低了垂直纳米环栅VNMOS漏电极区的寄生电阻和电容，又降低了衬底噪声的影响，还有效提高了垂直纳米环栅器件的纵向隔离可靠性。
-
公开(公告)号：CN113451216B
公开(公告)日：2022-03-25
申请号：CN202110719199.3
申请日：2021-06-28
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/8238 , H01L21/28 , H01L23/552 , H01L27/02 , H01L29/06 , H01L29/10 , H01L29/423 , H01L27/092
Abstract: 本发明公开一种成套硅基抗辐射高压CMOS器件集成结构及制造方法，器件集成结构包含：对称/非对称nLDMOS、对称/非对称pLDMOS、多晶高阻、MOS电容等器件。制造方法是在P型衬底上先形成N型埋层，生长外延层，在外延层上注入推阱形成N型和P型高压阱，其中N型高压阱形成nLDMOS漂移区和pLDMOS沟道，P型高压阱形成pLDMOS漂移区和nLDMOS沟道，生长抗辐射加固厚栅氧化层，匹配全流程工艺热预算，形成一种硅基抗辐射高压CMOS工艺平台。本发明制造的nLDMOS具有优异的抗总剂量辐射性能，辐射后器件具有极低器件漏电和较小阈值电压漂移量，解决了高栅压CMOS类产品辐射加固的工艺制造难题。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.037 seconds)
