-
公开(公告)号：CN109920854B
公开(公告)日：2020-11-10
申请号：CN201910175096.8
申请日：2019-03-07
Applicant: 中国科学院半导体研究所 , 中国科学院大学
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L29/167 , H01L29/423
Abstract: 一种MOSFET器件，应用于半导体技术领域，包括：该MOSFET器件有源区的原胞结构从下至上依次为漏极(1)、n+衬底(2)、n型缓冲层(3)、n‑漂移区(4)、n型JFET区(5)、P基区(6)和n+层(7)，该MOSFET器件有源区的原胞结构为非对称结构，该原胞结构内设置有一个沟槽(8)，沟槽(8)的一侧为栅介质(9)和多晶硅栅电极(10)，另一侧为P+区(11)和源极(12)，多晶硅栅电极(10)和源极(12)之间用介质层(13)隔离。该器件结构可有效的屏蔽沟槽(8)底部栅介质的电场，从而提高器件的可靠性和寿命，同时得到很低的导通电阻和栅漏电容。
-
公开(公告)号：CN109920854A
公开(公告)日：2019-06-21
申请号：CN201910175096.8
申请日：2019-03-07
Applicant: 中国科学院半导体研究所 , 中国科学院大学
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L29/167 , H01L29/423
Abstract: 一种MOSFET器件，应用于半导体技术领域，包括：该MOSFET器件有源区的原胞结构从下至上依次为漏极(1)、n+衬底(2)、n型缓冲层(3)、n-漂移区(4)、n型JFET区(5)、P基区(6)和n+层(7)，该MOSFET器件有源区的原胞结构为非对称结构，该原胞结构内设置有一个沟槽(8)，沟槽(8)的一侧为栅介质(9)和多晶硅栅电极(10)，另一侧为P+区(11)和源极(12)，多晶硅栅电极(10)和源极(12)之间用介质层(13)隔离。该器件结构可有效的屏蔽沟槽(8)底部栅介质的电场，从而提高器件的可靠性和寿命，同时得到很低的导通电阻和栅漏电容。
-
公开(公告)号：CN107475691B
公开(公告)日：2020-07-07
申请号：CN201710738799.8
申请日：2017-08-24
Applicant: 中国科学院半导体研究所 , 中国科学院大学
IPC: C23C16/46
Abstract: 本发明提供了一种基于电磁感应的加热装置。利用在托盘周围放置导磁体，使托盘附近集中了绝大部分的磁力线，从而加热温度更高、加热速度更快；利用托盘中磁力线分布均匀，使温度均匀性更好；利用导磁体能够聚集磁力线、引导磁力线方向、减小磁阻且陶瓷盘将托盘向反应腔室下部辐射的热量反射回托盘，使能量利用效率提高；利用大部分磁力线集中在托盘的周围，使磁力线分布的空间范围减小，因此对装置内其他设备及装置外部环境电磁影响减小。
-
公开(公告)号：CN109638066A
公开(公告)日：2019-04-16
申请号：CN201811439401.1
申请日：2018-11-28
Applicant: 中国科学院半导体研究所 , 中国科学院大学
IPC: H01L29/06 , H01L21/335 , H01L29/778
CPC classification number: H01L29/7783 , H01L29/0611 , H01L29/66431
Abstract: 本发明公开了含有组分渐变高阻缓冲层的双异质结HEMT及其制作方法，其中，该双异质结HEMT，包括：衬底；成核层，位于衬底之上；高阻缓冲层，位于成核层之上；高迁移率沟道层，位于高阻缓冲层之上；势垒层，位于高迁移率沟道层之上；盖帽层，位于势垒层之上；其中，高阻缓冲层包含：故意掺杂层和位于故意掺杂层之上的非故意掺杂组分渐变层，且该非故意掺杂组分渐变层沿着器件外延生长的方向组分渐变减少。该器件一方面提高了沟道电子迁移率和对二维电子气的限制能力、降低器件的缓冲层漏电、以及提高击穿电压和栅调控能力；另一方面，通过利用高阻缓冲层铝镓氮的铝组分渐变，降低晶格应变，减少压电极化，整体提高HEMT器件工作的稳定性和可靠性。
-
公开(公告)号：CN114928337A
公开(公告)日：2022-08-19
申请号：CN202210763107.6
申请日：2022-06-29
Applicant: 中国科学院半导体研究所
Abstract: 本公开提供一种超宽带功率放大器，包括：晶体管M1，源极接地，栅极作为输入端，漏极作为输出端；输入匹配电路，接收射频输入信号，用于将功率放大器的输入阻抗与射频源的输出阻抗匹配；栅极偏置电路，用于对晶体管M1的栅极进行直流供电，控制晶体管M1的电学偏置状态；漏极偏置电路，用于控制晶体管M1的漏极偏置电压，并给功率放大器的电路提供直流功率；输出匹配电路，一端与晶体管M1的漏极相连，另一端连接外接负载，用于将功率放大器的输出阻抗与外接负载的阻抗相匹配；以及负反馈电路，一端与晶体管M1的漏极相连，另一端与晶体管M1的栅极相连，用于对晶体管M1的输出信号进行分压并反馈至晶体管M1的输入端侧，以改善功率放大器电路的增益平坦度。
-
Patent Agency Ranking
公开(公告)号：CN109487239B
公开(公告)日：2020-10-16
申请号：CN201811412952.9
申请日：2018-11-23
Applicant: 中国科学院半导体研究所
IPC: C23C16/458
Abstract: 本发明公开了一种旋转托盘固定装置，包括：旋转轴；支撑爪，固定于旋转轴上，包含一轴心体和n个爪臂，n≥3；各个爪臂与轴心体相接，且末端设有一凸台，该凸台使得待放置的托盘置于该支撑爪内实现托盘平面方向上的限位，在各个爪臂末端的凸台上对应设有一压块，该压块使得待放置的托盘置于该支撑爪内实现垂直于托盘平面方向的限位，该压块与凸台固定实现托盘的稳定固定；以及沟槽，设置于支撑爪的各个爪臂内。该装置不仅实现了托盘在旋转过程中的稳固，而且还有助于减弱惯性对转动的影响，并能够提高能量利用率。
-
公开(公告)号：CN111370339A
公开(公告)日：2020-07-03
申请号：CN202010204986.X
申请日：2020-03-20
Applicant: 中国科学院半导体研究所
IPC: H01L21/603 , H01L21/60
Abstract: 本公开提供一种晶圆的室温等静压金属键合方法，包括：步骤S1：清洗待键合晶圆，去除晶圆表面杂质；步骤S2：在清洗干净的晶圆表面沉积金属中间层；步骤S3：将分别完成金属中间层沉积的两晶圆正面对准贴合，固定后装入模具内，采用真空泵对模具进行抽真空处理并密封；步骤S4：将密封完好的模具置于等静压键合机的高压缸中，锁紧高压缸，充入液体压力介质，使模具完全浸入液体压力介质中，并与液体压力介质直接接触；步骤S5：设置键合压力及键合时间，对待键合晶圆进行键合，键合结束后，卸压并取出键合晶圆，完成晶圆的室温等静压金属键合。
-
公开(公告)号：CN109600873A
公开(公告)日：2019-04-09
申请号：CN201811421443.2
申请日：2018-11-23
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种可调节的感应线圈装置，包括：N匝感应线圈，N为正整数；陶瓷盘，与感应线圈所在平面平行设置；螺栓和螺母，用于连接并固定N匝感应线圈和陶瓷盘，通过螺栓和螺母的配合使得各匝感应线圈沿着垂直于线圈平面方向上的高度可调，从而改变每匝感应线圈与陶瓷盘之间的距离；以及线圈电极，分别从N匝感应线圈的首、尾端引出，用于连接交流电源给感应线圈供电。本发明通过调节每匝线圈与托盘之间的距离来改变托盘各区域的温度使之达到均匀或一致来实现托盘整体优异的温度均匀性，实现了采用感应加热方式的薄膜材料生长设备内温度均匀性的简单可调、方便易行、调节灵活。
-
公开(公告)号：CN107523807A
公开(公告)日：2017-12-29
申请号：CN201710728515.7
申请日：2017-08-22
Applicant: 中国科学院半导体研究所
IPC: C23C16/46 , C23C16/458 , C23C16/52
Abstract: 本发明公开了一种加热托盘的固定控制装置及其设备。其中，加热托盘的固定控制装置包括：旋转轴；螺旋加热丝，设置于旋转轴外围，与旋转轴之间存在间隔；托盘，位于旋转轴正上方；以及铁磁体，固定于托盘内，位于托盘中央区域。通过在旋转轴外围设置与旋转轴存在间隔并构成电磁铁结构的螺旋加热丝，通过控制螺旋加热丝电流的通断，便可实现对托盘与旋转轴的固定状态控制，结构简单，取放控制方便；同时还可以通过调节螺旋加热丝的电流的大小，实现对托盘中央区域的加热控制，从而满足不同大小的托盘、不同生长温度的需求，可有效改善托盘的温度均匀性。
-
公开(公告)号：CN117198878A
公开(公告)日：2023-12-08
申请号：CN202210627113.9
申请日：2022-06-01
Applicant: 中国科学院半导体研究所
IPC: H01L21/335 , H01L21/311 , H01L29/778
Abstract: 本公开提供一种改善GaN异质结器件的栅极刻蚀损伤的结构和工艺方法，包括：在衬底表面依次制备叠设的氮化镓缓冲层和势垒层；在势垒层表面制备源电极和漏电极；在势垒层表面、源电极表面和漏电极表面制备第一钝化层；在第一钝化层表面制备第二钝化层；对第二钝化层表面的预设区域进行干法刻蚀，直至刻蚀至第一钝化层表面，继续对预设区域的第一钝化层进行湿法腐蚀，直至腐蚀至势垒层表面，形成栅槽；在栅槽中制备栅电极。该方法能够减小氮化镓异质结器件的刻蚀损伤，进而减小氮化镓异质结器件的kink效应，改善氮化镓异质结器件性能。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.112 seconds)
