半导体装置
    1.
    发明授权

    公开(公告)号:CN109427906B

    公开(公告)日:2021-07-30

    申请号:CN201810952249.0

    申请日:2018-08-21

    Abstract: 本发明提供一种半导体装置,具备半导体基板、上表面电极、下表面电极及经由栅极绝缘膜而设于沟槽内的栅电极。半导体基板具有与上表面电极接触的P型体层、介于体层与下表面电极之间的n型漂移层、沿着沟槽的底面设置的p型浮置区及沿着沟槽的侧面在体层与浮置区之间延伸的p型连接区。沟槽沿着俯视时的长边方向具有未设置连接区的第一区间及设置有连接区的第二区间。而且,第二区间中的沟槽的侧面的倾倒角度比第一区间中的沟槽的侧面的倾倒角度大。

    半导体器件
    2.
    发明公开

    公开(公告)号:CN109891594A

    公开(公告)日:2019-06-14

    申请号:CN201780067333.8

    申请日:2017-10-30

    Abstract: 在沟槽(6)的端部中,露出所述沟槽的所述端部(10)的开口(22)被形成在引出电极(20)中,半导体基板的顶表面侧上的所述沟槽栅电极(14)的侧表面与沟槽侧表面(12)间隔开,并且与位于所述半导体基板的顶表面(4)和所述沟槽侧表面之间的边界线相邻的范围覆盖有层叠绝缘膜,所述层叠绝缘膜被构造成使得层间绝缘膜在栅极绝缘膜上层叠。这使得能够防止绝缘膜的介电击穿。

    开关元件的制造方法
    3.
    发明公开

    公开(公告)号:CN108231593A

    公开(公告)日:2018-06-29

    申请号:CN201711348768.8

    申请日:2017-12-15

    Abstract: 本发明提供一种开关元件的制造方法,制造漏电流难以流动且具有侧面p型区域的开关元件。开关元件的制造方法具有:准备半导体基板的工序,半导体基板具有n型的漏极区域、p型的体区域及沟槽,体区域配置在漏极区域上并且向半导体基板的表面露出,沟槽从表面贯通体区域而到达了漏极区域;及形成侧面p型区域的工序,通过对半导体基板进行加热而使体区域的一部分向沟槽内流入,来形成在比体区域靠下侧处沿着沟槽的侧面延伸的侧面p型区域。制造的开关元件具有栅极绝缘层、栅电极、底面p型区域及n型的源极区域。底面p型区域在沟槽的底面与栅极绝缘层相接,并且与侧面p型区域连接。

    开关元件
    4.
    发明公开

    公开(公告)号:CN107919383A

    公开(公告)日:2018-04-17

    申请号:CN201710887817.9

    申请日:2017-09-27

    Abstract: 本发明提供一种开关元件,抑制在连接区域产生的电场。开关元件具备:半导体基板;沟槽,设于半导体基板的上表面;栅极绝缘层,覆盖沟槽的内表面;以及栅电极,配置于沟槽内,并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备:第一导电型的第一半导体区域,与栅极绝缘层接触;第二导电型的体区域,在第一半导体区域的下侧与栅极绝缘层接触;第一导电型的第二半导体区域,在体区域的下侧与栅极绝缘层接触;第二导电型的底部区域,在沟槽的底面与栅极绝缘层接触;以及第二导电型的连接区域,在沟槽的侧面与栅极绝缘层接触,并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。

    开关元件的制造方法
    6.
    发明授权

    公开(公告)号:CN108231593B

    公开(公告)日:2020-03-13

    申请号:CN201711348768.8

    申请日:2017-12-15

    Abstract: 本发明提供一种开关元件的制造方法,制造漏电流难以流动且具有侧面p型区域的开关元件。开关元件的制造方法具有:准备半导体基板的工序,半导体基板具有n型的漏极区域、p型的体区域及沟槽,体区域配置在漏极区域上并且向半导体基板的表面露出,沟槽从表面贯通体区域而到达了漏极区域;及形成侧面p型区域的工序,通过对半导体基板进行加热而使体区域的一部分向沟槽内流入,来形成在比体区域靠下侧处沿着沟槽的侧面延伸的侧面p型区域。制造的开关元件具有栅极绝缘层、栅电极、底面p型区域及n型的源极区域。底面p型区域在沟槽的底面与栅极绝缘层相接,并且与侧面p型区域连接。

    开关元件
    7.
    发明授权

    公开(公告)号:CN107919383B

    公开(公告)日:2020-01-31

    申请号:CN201710887817.9

    申请日:2017-09-27

    Abstract: 本发明提供一种开关元件,抑制在连接区域产生的电场。开关元件具备:半导体基板;沟槽,设于半导体基板的上表面;栅极绝缘层,覆盖沟槽的内表面;以及栅电极,配置于沟槽内,并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备:第一导电型的第一半导体区域,与栅极绝缘层接触;第二导电型的体区域,在第一半导体区域的下侧与栅极绝缘层接触;第一导电型的第二半导体区域,在体区域的下侧与栅极绝缘层接触;第二导电型的底部区域,在沟槽的底面与栅极绝缘层接触;以及第二导电型的连接区域,在沟槽的侧面与栅极绝缘层接触,并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。

    半导体装置
    8.
    发明公开

    公开(公告)号:CN110073497A

    公开(公告)日:2019-07-30

    申请号:CN201780076727.X

    申请日:2017-11-28

    Abstract: 一种半导体装置,其具有半导体衬底、设置在半导体衬底的前表面中的第一沟槽、设置在第一沟槽内部的阳极电极、以及设置在半导体衬底的背表面上的阴极电极。所述半导体衬底具有第一p型区域、第二p型区域和与第一p型区域和第二p型区域接触的主n型区域,并且与第一沟槽的侧表面中的阳极电极形成肖特基接触。半导体衬底满足下述关系,即,当在平面图中观察前表面时,第一沟槽的面积小于主n型区域与在第一沟槽的侧表面中的阳极电极相接触的肖特基界面的面积。

    金属氧化物半导体场效应晶体管

    公开(公告)号:CN108520897A

    公开(公告)日:2018-09-11

    申请号:CN201810159802.5

    申请日:2018-02-26

    Abstract: 本发明涉及金属氧化物半导体场效应晶体管。浮区包含沿着碳化硅衬底的厚度方向布置的高浓度区和低浓度区。低浓度区中p型掺杂剂的浓度低于高浓度区中p型掺杂剂的浓度。高浓度区与低浓度区接触,并且设置在沟槽的底面与低浓度区之间。在通过沿着厚度方向绘制浮区中p型掺杂剂的浓度所得到的图中,在高浓度区和低浓度区之间的边界上出现弯曲点或拐点。在低浓度区中p型掺杂剂的含量等于或高于漂移区的在厚度方向上与所述低浓度区邻接的部分中的n型掺杂剂的含量。

    SiC-MOSFET及其制造方法
    10.
    发明公开

    公开(公告)号:CN108335965A

    公开(公告)日:2018-07-27

    申请号:CN201711431619.8

    申请日:2017-12-26

    CPC classification number: H01L29/7813 H01L29/1095 H01L29/1608 H01L29/66734

    Abstract: 本发明提供一种SiC-MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口,在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区,在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽,在沟槽内形成栅极绝缘膜及栅电极。

Patent Agency Ranking