-
公开(公告)号:CN100557819C
公开(公告)日:2009-11-04
申请号:CN200480029528.6
申请日:2004-10-06
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明旨在提供一种可容易地制造的绝缘栅型半导体器件及其制造方法,同时实现较高的耐压设计和较低的接通电阻设计。所述半导体器件包括N+源极区31、N+漏极区11、P-体区41以及N-漂移区12。通过挖出所述半导体器件上部的部分区域,形成栅极沟槽21。所述栅极沟槽21包括栅电极22。P浮置区51设置在所述栅极沟槽21的下方。可形成与栅极沟槽21具有不同深度的另一沟槽25,P浮置区54设置在所述沟槽25的下方。
-
公开(公告)号:CN105981173A
公开(公告)日:2016-09-28
申请号:CN201480075197.3
申请日:2014-10-06
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 一种半导体装置,具有:终端沟槽,其围绕形成有多个栅极沟槽的区域的周围一周;下端p型区,其为p型,并与终端沟槽的下端相接;外周p型区,其为p型,并从外周侧与终端沟槽相接,且露出于半导体基板的表面;多个保护环区,其为p型,并被形成在与外周p型区相比靠外周侧,且露出于半导体基板的表面;外周n型区,其为n型,并使外周p型区与多个保护环区分离,且使多个保护环区相互分离。
-
公开(公告)号:CN1864270A
公开(公告)日:2006-11-15
申请号:CN200480029528.6
申请日:2004-10-06
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明旨在提供一种可容易地制造的绝缘栅型半导体器件及其制造方法,同时实现较高的耐压设计和较低的接通电阻设计。所述半导体器件包括N+源极区31、N+漏极区11、P-体区41以及N-漂移区12。通过挖出所述半导体器件上部的部分区域,形成栅极沟槽21。所述栅极沟槽21包括栅电极22。P浮置区51设置在所述栅极沟槽21的下方。可形成与栅极沟槽21具有不同深度的另一沟槽25,P浮置区54设置在所述沟槽25的下方。
-
公开(公告)号:CN101048874A
公开(公告)日:2007-10-03
申请号:CN200580036986.7
申请日:2005-09-28
Applicant: 丰田自动车株式会社
IPC: H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331 , H01L29/06
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/0653 , H01L29/402 , H01L29/407 , H01L29/42368 , H01L29/4238 , H01L29/66734 , H01L29/7811
Abstract: 本发明的目的在于提供一种获得高击穿电压和紧凑性的绝缘栅极型半导体器件及其生产方法。半导体器件(100)具有形成在单元区域中的多个栅极沟槽(21)和P浮置区域(51),并且具有形成在接线区域中的多个接线沟槽(62)和P浮置沟槽(53)。另外,三个接线沟槽(62)(接线沟槽621、622、623)中的接线沟槽(62)具有类似于栅极沟槽(21)的结构,并且其它接线沟槽填充有诸如氧化硅的绝缘物质。另外,P浮置区域(51)是从栅极沟槽(21)的底表面注入杂质而形成的区域,并且P浮置区域(53)是从接线沟槽(62)的底表面注入杂质而形成的区域。
-
公开(公告)号:CN105981173B
公开(公告)日:2019-05-10
申请号:CN201480075197.3
申请日:2014-10-06
Applicant: 丰田自动车株式会社
Abstract: 一种半导体装置,具有:终端沟槽,其围绕形成有多个栅极沟槽的区域的周围一周;下端p型区,其为p型,并与终端沟槽的下端相接;外周p型区,其为p型,并从外周侧与终端沟槽相接,且露出于半导体基板的表面;多个保护环区,其为p型,并被形成在与外周p型区相比靠外周侧,且露出于半导体基板的表面;外周n型区,其为n型,并使外周p型区与多个保护环区分离,且使多个保护环区相互分离。
-
公开(公告)号:CN100477267C
公开(公告)日:2009-04-08
申请号:CN200580036986.7
申请日:2005-09-28
Applicant: 丰田自动车株式会社
IPC: H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331 , H01L29/06
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/0653 , H01L29/402 , H01L29/407 , H01L29/42368 , H01L29/4238 , H01L29/66734 , H01L29/7811
Abstract: 本发明的目的在于提供一种获得高击穿电压和紧凑性的绝缘栅极型半导体器件及其生产方法。半导体器件(100)具有形成在单元区域中的多个栅极沟槽(21)和P浮置区域(51),并且具有形成在接线区域中的多个接线沟槽(62)和P浮置沟槽(53)。另外,三个接线沟槽(62)(接线沟槽621、622、623)中的接线沟槽(62)具有类似于栅极沟槽(21)的结构,并且其它接线沟槽填充有诸如氧化硅的绝缘物质。另外,P浮置区域(51)是从栅极沟槽(21)的底表面注入杂质而形成的区域,并且P浮置区域(53)是从接线沟槽(62)的底表面注入杂质而形成的区域。
-
-
-
-
-