公开(公告)号：CN116525558A

公开(公告)日：2023-08-01

申请号：CN202310206280.0

申请日：2023-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  王垂堂 ,  郑文豪 ,  邵栋梁 ,  蔡仲豪

IPC: H01L23/31 ,  H01L23/50 ,  H01L21/56 ,  H01L21/60 ,  H01L25/00

Abstract: 一种封装件包括具有第一侧和与第一侧相对的第二侧的密封剂、嵌入密封剂中的第一集成电路管芯和第二集成电路管芯，以及位于密封剂的第一侧上的第一中介层。第一中介层机械耦接且电耦接至第一集成电路管芯和第二集成电路管芯。封装件还包括位于密封剂的第二侧上的第二中介层。第二中介层机械耦接且电耦接至第一集成电路管芯和第二集成电路管芯。第二中介层将第一集成电路管芯光耦接或电耦接至第二集成电路管芯。本发明的实施例还提供了形成封装件的方法。

公开(公告)号：CN111799228B

公开(公告)日：2022-06-28

申请号：CN202010250523.7

申请日：2020-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  蔡仲豪 ,  王垂堂

IPC: H01L21/98 ,  H01L25/065 ,  H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/522 ,  H01L23/528

Abstract: 方法包括减薄器件管芯的半导体衬底，以露出延伸至半导体衬底中的衬底通孔；以及形成第一再分布结构，形成第一再分布结构包括在半导体衬底上方形成第一多个介电层，以及在第一多个介电层中形成第一多个再分布线。第一多个再分布线电连接至衬底通孔。该方法还包括将第一存储器管芯放置在第一再分布结构上方，以及在第一再分布结构上方形成第一多个金属柱。第一多个金属柱电连接至第一多个再分布线。将第一存储器管芯密封在第一密封剂中。在第一多个金属柱和第一存储器管芯上方形成电连接至第一多个金属柱和第一存储器管芯的第二多个再分布线。本发明的实施例还涉及形成管芯堆叠件的方法及集成电路结构。

公开(公告)号：CN107437654A

公开(公告)日：2017-12-05

申请号：CN201610999342.8

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  蔡仲豪 ,  谢政宪 ,  林炜恒 ,  余国宠 ,  余振华

IPC: H01Q1/36 ,  H01Q1/22

Abstract: 一种天线装置，包含封装体与至少一天线。封装体包含至少一射频晶片与压模胶材。压模胶材接触射频晶片的至少一侧壁。天线具有至少一导体。导体至少部分在压模胶材中，且导体可操作地连接射频晶片。

公开(公告)号：CN104037157B

公开(公告)日：2017-07-14

申请号：CN201310226499.3

申请日：2013-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢政宪 ,  吕孟升 ,  蔡仲豪 ,  赖威志 ,  叶恩祥 ,  王垂堂 ,  余振华

IPC: H01L23/522

CPC classification number: H01P1/2007 ,  H01L23/5223 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/64 ,  H01L23/66 ,  H01L2924/0002 ,  H03H7/0138 ,  H03H2001/0092 ,  Y10T29/49117 ,  H01L2924/00

Abstract: 本发明提供了用于集成电路的扼流器以及用于选择性过滤一个或多个RF频率带宽内的RF信号的一种或多种技术及系统。具体地，提供了被配置为选择性过滤这种RF信号的诸如3D RF扼流器或半集总RF扼流器的RF扼流器。RF扼流器包括被配置为RF扼流器的电感元件的金属连线。在一个实例中，诸如金属开路枝节的一条或多条金属线被形成为RF扼流器的电容元件。在另一个实例中，一个或多个通孔被形成为RF扼流器的电容元件。以这种方式，RF扼流器允许DC电源信号通过金属连线而阻止一个或多个RF频带内的RF信号通过金属连线。

公开(公告)号：CN104299952B

公开(公告)日：2017-06-23

申请号：CN201310464580.5

申请日：2013-10-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡仲豪 ,  王垂堂 ,  余振华

IPC: H01L23/488

CPC classification number: H01L23/49811 ,  H01L23/3114 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/02125 ,  H01L2224/02331 ,  H01L2224/02351 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/03828 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05548 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/05568 ,  H01L2224/05647 ,  H01L2224/10145 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/13006 ,  H01L2224/13014 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/1411 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/3841 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/05624 ,  H01L2224/05669 ,  H01L2224/05666 ,  H01L2224/0346 ,  H01L2924/00012 ,  H01L2924/014

Abstract: 本发明提供了用于形成半导体管芯的机制的实施例。半导体管芯包括半导体衬底和形成在半导体衬底上方的保护层。半导体管芯还包括共形地形成在保护层上方的导电层和形成在导电层中的凹槽。凹槽环绕导电层的区域。半导体管芯还包括形成在被凹槽围绕的导电层区域上方的焊料凸块。本发明还提供了在宽金属焊盘上方形成凸块结构的机制。

公开(公告)号：CN110646898B

公开(公告)日：2021-08-06

申请号：CN201910558565.4

申请日：2019-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张智杰 ,  蔡仲豪 ,  王垂堂 ,  夏兴国 ,  余振华

IPC: G02B6/42

Abstract: 方法包括在半导体晶圆中形成多个光子器件，在半导体晶圆的第一侧中形成v形槽，形成延伸穿过半导体晶圆的开口，在开口内形成多个导电部件，其中，导电部件从半导体晶圆的第一侧延伸至半导体晶圆的第二侧，在v形槽上方形成聚合物材料，在开口内沉积模塑材料，其中，多个导电部件的导电部件通过模塑材料分隔开，在沉积模塑材料之后，去除聚合物材料以暴露V形槽，并且将光纤放置在V形凹槽内。本发明的实施例还涉及形成光子半导体器件的方法和光子系统。

公开(公告)号：CN109216324B

公开(公告)日：2020-11-13

申请号：CN201810693005.5

申请日：2018-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄诗雅 ,  蔡仲豪 ,  王垂堂 ,  余振华 ,  张智援

IPC: H01L23/552

Abstract: 方法包括将管芯嵌入在模制材料内；在模制材料和管芯上方形成第一介电层；在第一介电层的远离管芯的上表面上方形成导线；以及在第一介电层和导线上方形成第二介电层。该方法还包括形成穿过第一介电层或第二介电层延伸的第一沟槽开口，其中，第一沟槽开口的纵向轴线与导线的纵向轴线平行，并且其中，没有导电部件在第一沟槽开口的底部处暴露；以及用导电材料填充第一沟槽开口以形成第一接地沟槽。本发明的实施例还涉及具有用于减少串扰的屏蔽结构的半导体器件。

公开(公告)号：CN111244042A

公开(公告)日：2020-06-05

申请号：CN201911191199.X

申请日：2019-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张智杰 ,  蔡仲豪 ,  余振华 ,  王垂堂

IPC: H01L23/31 ,  H01L23/66 ,  H01L25/04

Abstract: 本揭露提供一种半导体封装及其制造方法。半导体封装包括光子管芯、包封体及波导结构。光子管芯包括衬底及介电层。衬底具有波导图案。介电层设置在衬底之上。包封体侧向包封光子管芯。波导结构延伸于光子管芯的前侧及包封体的顶表面上，且贯穿介电层以光学耦合于波导图案。

公开(公告)号：CN110931451A

公开(公告)日：2020-03-27

申请号：CN201811547550.X

申请日：2018-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈韦廷 ,  蔡仲豪 ,  余振华 ,  王垂堂

IPC: H01L23/498 ,  H01L23/31

Abstract: 本发明实施例提供了一种包括至少一个集成电路组件的半导体结构。所述至少一个集成电路组件包括第一半导体衬底及电耦合到所述第一半导体衬底的第二半导体衬底，其中所述第一半导体衬底和所述第二半导体衬底通过第一混合结合界面结合。所述第一半导体衬底及所述第二半导体衬底中的至少一者包括至少一个第一埋入式电容器。

公开(公告)号：CN108155178A

公开(公告)日：2018-06-12

申请号：CN201710140211.9

申请日：2017-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张守仁 ,  蔡仲豪 ,  王垂堂 ,  吴凯强 ,  刘明凯

IPC: H01L23/66 ,  H01L23/31 ,  H01Q1/22 ,  H01Q1/38

Abstract: 一种集成扇出型封装，其包括绝缘包封体、射频集成电路、天线、接地导体以及重布线路结构。射频集成电路包括多个导电端子。射频集成电路、天线及接地导体嵌于绝缘包封体中，且接地导体位于射频集成电路与天线之间。重布线路结构配置于绝缘封包体上，且重布线路结构与导电端子、天线以及接地导体电性连接。