公开(公告)号：CN113192894A

公开(公告)日：2021-07-30

申请号：CN202010856696.3

申请日：2020-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄松辉 ,  侯上勇 ,  黄天佑 ,  黄贺昌 ,  黄冠育 ,  许书嘉 ,  林于顺

IPC: H01L23/04 ,  H01L23/367 ,  G02B6/12 ,  G02B6/42 ,  H04B1/40

Abstract: 一种半导体封装包括衬底、堆叠结构、包封材料、盖结构及耦合器。堆叠结构设置在衬底之上并结合到衬底。包封材料部分地包封堆叠结构。盖结构设置在衬底上，其中盖结构环绕堆叠结构并覆盖堆叠结构的顶表面。耦合器结合到堆叠结构，其中耦合器的一部分穿透盖结构并延伸出盖结构。

公开(公告)号：CN111354653B

公开(公告)日：2022-04-05

申请号：CN201911337054.6

申请日：2019-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄松辉 ,  黄冠育 ,  侯上勇 ,  林于顺 ,  黄贺昌 ,  许书嘉 ,  李百渊 ,  叶宫辰

IPC: H01L21/60 ,  H01L21/48 ,  H01L23/498 ,  H01L23/488

Abstract: 本申请的实施例提供一种芯片封装结构及其形成方法。此方法包含将芯片接合至第一基底的第一表面。此方法包含在第一基底的第二表面上形成虚设凸块。第一表面与第二表面相反，且虚设凸块与芯片电气绝缘。此方法包含切穿第一基底与虚设凸块以形成切割基底与切割虚设凸块。切割虚设凸块位于切割基底的角部之上，切割虚设凸块的第一侧壁与切割基底的第二侧壁大致上共平面，且切割虚设凸块的第三侧壁与切割基底的第四侧壁大致上共平面。

公开(公告)号：CN111354653A

公开(公告)日：2020-06-30

申请号：CN201911337054.6

申请日：2019-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄松辉 ,  黄冠育 ,  侯上勇 ,  林于顺 ,  黄贺昌 ,  许书嘉 ,  李百渊 ,  叶宫辰

IPC: H01L21/60 ,  H01L21/48 ,  H01L23/498 ,  H01L23/488

Abstract: 本申请的实施例提供一种芯片封装结构及其形成方法。此方法包含将芯片接合至第一基底的第一表面。此方法包含在第一基底的第二表面上形成虚设凸块。第一表面与第二表面相反，且虚设凸块与芯片电气绝缘。此方法包含切穿第一基底与虚设凸块以形成切割基底与切割虚设凸块。切割虚设凸块位于切割基底的角部之上，切割虚设凸块的第一侧壁与切割基底的第二侧壁大致上共平面，且切割虚设凸块的第三侧壁与切割基底的第四侧壁大致上共平面。

公开(公告)号：CN114975400A

公开(公告)日：2022-08-30

申请号：CN202210328913.0

申请日：2022-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄贺昌 ,  李福仁 ,  曹佩华 ,  吕学德

IPC: H01L25/16 ,  H01L23/485 ,  H01L23/482 ,  H01L23/48 ,  H01L23/31 ,  H01L23/488 ,  H01L21/60

Abstract: 本公开提供一种芯片封装结构及用以形成芯片封装结构的方法。所述芯片封装结构包括第一芯片结构，其包括基板以及基板上方的互连层。芯片封装结构包括第二芯片结构于互连层上方。芯片封装结构包括在互连层以及第二芯片结构之间连接的第一导电凸块。芯片封装结构包括导电柱于互连层上方。芯片封装结构包括于互连层上方且围绕第二芯片结构、第一导电凸块以及导电柱的模制层。芯片封装结构包括于导电柱的第一表面上方的第二导电凸块。第一表面背向第一芯片结构。

公开(公告)号：CN110112115A

公开(公告)日：2019-08-09

申请号：CN201811476004.1

申请日：2018-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  黄松辉 ,  黄冠育 ,  胡宪斌 ,  林于顺 ,  黄贺昌 ,  夏兴国 ,  洪志杰 ,  施应庆 ,  高金福 ,  魏文信 ,  郭立中 ,  吴集锡 ,  余振华

IPC: H01L23/498 ,  H01L23/31 ,  H01L25/075 ,  H01L21/56

Abstract: 本发明的实施例提供了一种集成电路封装件及其形成方法。该方法包括将集成电路管芯附接至第一衬底。形成伪管芯。伪管芯附接至第一衬底且与集成电路管芯相邻。在第一衬底上方并且在伪管芯和集成电路管芯周围形成密封剂。平坦化密封剂、伪管芯和集成电路管芯，密封剂的最上表面与伪管芯的最上表面和集成电路管芯的最上表面大致齐平。去除伪管芯的内部部分。伪管芯的剩余部分形成环形结构。

公开(公告)号：CN115332192A

公开(公告)日：2022-11-11

申请号：CN202210671377.4

申请日：2022-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄贺昌 ,  李福仁 ,  曹佩华 ,  吕学德

IPC: H01L23/31 ,  H01L23/16 ,  H01L23/498 ,  H01L21/48 ,  H01L21/56

Abstract: 本公开实施例提供一种半导体装置封装及其形成方法。半导体装置封装包括一封装基板，具有一第一表面及与第一表面相对的一第二表面。数个集成装置接合到封装基板的第一表面。一第一底部填充元件设置于第一表面之上并围绕集成装置。一第一模制层设置于第一表面之上并围绕集成装置和第一底部填充元件。一半导体晶粒接合到封装基板的第二表面。一第二底部填充元件设置于第二表面之上并围绕半导体晶粒。一第二模制层设置于第二表面之上并围绕半导体晶粒和第二底部填充元件。数个导电凸块设置于第二表面之上且邻近第二模制层。

公开(公告)号：CN110112115B

公开(公告)日：2021-10-22

申请号：CN201811476004.1

申请日：2018-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  黄松辉 ,  黄冠育 ,  胡宪斌 ,  林于顺 ,  黄贺昌 ,  夏兴国 ,  洪志杰 ,  施应庆 ,  高金福 ,  魏文信 ,  郭立中 ,  吴集锡 ,  余振华

IPC: H01L23/498 ,  H01L23/31 ,  H01L25/075 ,  H01L21/56

Abstract: 本发明的实施例提供了一种集成电路封装件及其形成方法。该方法包括将集成电路管芯附接至第一衬底。形成伪管芯。伪管芯附接至第一衬底且与集成电路管芯相邻。在第一衬底上方并且在伪管芯和集成电路管芯周围形成密封剂。平坦化密封剂、伪管芯和集成电路管芯，密封剂的最上表面与伪管芯的最上表面和集成电路管芯的最上表面大致齐平。去除伪管芯的内部部分。伪管芯的剩余部分形成环形结构。