随机存取电可编程E-FUSE ROM

    公开(公告)号:CN101253573A

    公开(公告)日:2008-08-27

    申请号:CN200680031533.X

    申请日:2006-08-30

    CPC classification number: G11C17/16 G11C17/165 G11C29/027

    Abstract: 一次可编程只读存储器(OTPROM)在极小硅化物可迁移的电可编程熔丝的二维阵列中实现。当位线驱动在Vdd和用于编程的更高电压Vp之间切换时,通过在Vdd下操作的译码逻辑(140)来执行字线(WL)选择。这样,该OTPROM在不增加成本的情况下可与其他技术兼容并且可与其他技术集成,并且支持为了在熔丝编程期间的最小电压降而对大电流部分进行优化。具有可编程参考点(130)的差分检测放大器(120),被用来改进检测裕度,并且能够支持整个位线,而不是针对单个熔丝提供检测放大器(120)。

    可寻址存储设备的地址卷接功能

    公开(公告)号:CN1536491A

    公开(公告)日:2004-10-13

    申请号:CN200410034236.3

    申请日:2000-09-14

    Abstract: 本发明是一个可选功能,允许数据字的地址部分可从可存储内容部分中分离出来并且该地址部分可用于不同目的而不干扰存储阵列中所存内容。本发明可看作一条命令功能,允许对总的存储阵列的区域之中和之间发展的例如地址、阻抗定标、定时和部件漂移等项目中的误差进行信号分析。技术先进之处在于数据响应于可选阵列电路的修改,用于这类操作例如地址校正证实、机器定时和部件漂移校正的目的。使用双数据率(SDRAM-DDR)单元建立的同步动态随机存取存储器的存储系统阐述本发明原理。

    随机存取存储器冗余块结构

    公开(公告)号:CN1132187C

    公开(公告)日:2003-12-24

    申请号:CN97122448.X

    申请日:1997-11-03

    CPC classification number: G11C29/80 G11C29/808 G11C29/84

    Abstract: 有效地减少设计空间的行冗余控制电路在字的方向并行布置,并布置在冗余块的底部。这种结构变化使得有可能通过采用(1)与局部行冗余线共享的分割全局总线,(2)能节省空间的半长单向行冗余字线启动信号线,以及(3)为利用节省下来的空间而设计的分布式字线启动译码器而有效地布置冗余控制块。由地址对于定时的偏移造成的非法正常/冗余访问问题得到了解决。所述电路完全以地址驱动电路的形式运行,结果实现了快速而可靠的冗余匹配检测。

    可寻址存储设备的地址卷接功能

    公开(公告)号:CN1163832C

    公开(公告)日:2004-08-25

    申请号:CN00127014.1

    申请日:2000-09-14

    Abstract: 本发明是一个可选功能,允许数据字的地址部分可从可存储内容部分中分离出来并且该地址部分可用于不同目的而不干扰存储阵列中所存内容。本发明可看作一条命令功能,允许对总的存储阵列的区域之中和之间发展的例如地址、阻抗定标、定时和部件漂移等项目中的误差进行信号分析。技术先进之处在于数据响应于可选阵列电路的修改,用于这类操作例如地址校正证实、机器定时和部件漂移校正的目的。

Patent Agency Ranking