-
公开(公告)号:CN104715187B
公开(公告)日:2017-11-14
申请号:CN201410681506.3
申请日:2014-11-24
Applicant: 国际商业机器公司
CPC classification number: H04L63/08 , G06F21/31 , H04L9/3278 , H04L63/0876
Abstract: 本公开提供用于认证电子通信系统中的节点的方法和装置。第一节点的固有ID的第一副本可以存储在第二节点上。第一节点可以接收使得其生成其固有ID的第二副本的要求。第二副本和随机值可以用作函数的输入以生成第一码。第一码发送到第二节点。第二节点使用随机值和/或固有ID的其本地副本来对第一码进行解码。第二节点针对其本地信息来检查已解码信息,并且如果存在匹配,则认证第一节点。
-
公开(公告)号:CN104752337A
公开(公告)日:2015-07-01
申请号:CN201410679759.7
申请日:2014-11-24
Applicant: 国际商业机器公司
IPC: H01L21/768 , H01L23/48 , H01L23/528 , H01L27/04
CPC classification number: H01L23/481 , H01L21/76877 , H01L21/76898 , H01L23/5226 , H01L23/528 , H01L23/5286 , H01L24/24 , H01L24/80 , H01L24/82 , H01L24/92 , H01L24/94 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2224/08145 , H01L2224/24145 , H01L2224/80895 , H01L2224/80896 , H01L2224/9202 , H01L2224/94 , H01L2225/06524 , H01L2225/06541 , H01L2225/06544 , H01L2225/06558 , H01L2924/14 , H01L2924/1431 , H01L2924/1434 , H01L2224/80
Abstract: 本公开提供了半导体结构及其形成方法。本发明的实施例通常涉及诸如半导体晶片的电子元件,并且更具体地涉及用于使用穿硅通孔(TSV)和背面布线的布置的多个半导体晶片的双面三维(3D)分层体系结构方案。在实施例中,第一字线体系结构可以在IC芯片的正面上形成,并且通过晶片内TSV连接到在IC芯片背面上形成的第二字线体系结构,从而重新安置到IC芯片的背面的需要的布线。
-
公开(公告)号:CN101253573A
公开(公告)日:2008-08-27
申请号:CN200680031533.X
申请日:2006-08-30
Applicant: 国际商业机器公司
CPC classification number: G11C17/16 , G11C17/165 , G11C29/027
Abstract: 一次可编程只读存储器(OTPROM)在极小硅化物可迁移的电可编程熔丝的二维阵列中实现。当位线驱动在Vdd和用于编程的更高电压Vp之间切换时,通过在Vdd下操作的译码逻辑(140)来执行字线(WL)选择。这样,该OTPROM在不增加成本的情况下可与其他技术兼容并且可与其他技术集成,并且支持为了在熔丝编程期间的最小电压降而对大电流部分进行优化。具有可编程参考点(130)的差分检测放大器(120),被用来改进检测裕度,并且能够支持整个位线,而不是针对单个熔丝提供检测放大器(120)。
-
公开(公告)号:CN1536491A
公开(公告)日:2004-10-13
申请号:CN200410034236.3
申请日:2000-09-14
Applicant: 国际商业机器公司
IPC: G06F12/02
Abstract: 本发明是一个可选功能,允许数据字的地址部分可从可存储内容部分中分离出来并且该地址部分可用于不同目的而不干扰存储阵列中所存内容。本发明可看作一条命令功能,允许对总的存储阵列的区域之中和之间发展的例如地址、阻抗定标、定时和部件漂移等项目中的误差进行信号分析。技术先进之处在于数据响应于可选阵列电路的修改,用于这类操作例如地址校正证实、机器定时和部件漂移校正的目的。使用双数据率(SDRAM-DDR)单元建立的同步动态随机存取存储器的存储系统阐述本发明原理。
-
公开(公告)号:CN1132187C
公开(公告)日:2003-12-24
申请号:CN97122448.X
申请日:1997-11-03
Applicant: 国际商业机器公司
IPC: G11C7/00
CPC classification number: G11C29/80 , G11C29/808 , G11C29/84
Abstract: 有效地减少设计空间的行冗余控制电路在字的方向并行布置,并布置在冗余块的底部。这种结构变化使得有可能通过采用(1)与局部行冗余线共享的分割全局总线,(2)能节省空间的半长单向行冗余字线启动信号线,以及(3)为利用节省下来的空间而设计的分布式字线启动译码器而有效地布置冗余控制块。由地址对于定时的偏移造成的非法正常/冗余访问问题得到了解决。所述电路完全以地址驱动电路的形式运行,结果实现了快速而可靠的冗余匹配检测。
-
公开(公告)号:CN103870742B
公开(公告)日:2017-03-22
申请号:CN201310631255.3
申请日:2013-11-29
Applicant: 国际商业机器公司
IPC: G06F21/44
CPC classification number: G06F21/30 , G01C1/00 , G06F21/44 , G06F2221/2129 , G09C1/00 , G11B20/00086 , H04L9/3278 , H04L9/3281 , H04L63/08 , H04N1/32144
Abstract: 本发明涉及自认证芯片和提供芯片的认证服务的方法。本发明的实施例提供一种具有固有标识符(ID)的芯片的认证服务。在典型实施例中,提供一种认证装置,包括识别(ID)引擎、自测试引擎和固有部件。该固有部件与芯片关联并且包括固有特征。自测试引擎检索固有特征并把其传送给识别引擎。识别引擎接收固有特征,使用固有特征产生第一认证值,并且把该认证值存储在存储器中。自测试引擎使用认证挑战产生第二认证值。识别引擎包括比较电路,该比较电路比较第一认证值和第二认证值并且基于这两个值的比较结果产生认证输出值。
-
公开(公告)号:CN103946854B
公开(公告)日:2016-08-24
申请号:CN201280057317.8
申请日:2012-09-13
Applicant: 国际商业机器公司
CPC classification number: G06F21/73 , G06F21/44 , G06F2221/2103 , G09C1/00 , H04L9/3278 , H04L2209/127
Abstract: 本申请涉及以模糊算法和动态密钥为特征的基于保留的本征指纹识别。随机本征芯片ID生成采用保留失败签名。利用具有第一设置比第二设置更严格的测试设置产生第一和第二ID,从而在包括第二ID位串290的第一ID位串275中创建更多的失败。通过BIST引擎625调节的保留暂停时间控制保留失败的数量,其中失败数量803,920满足预定的失败目标。验证确认第一ID是否包括第二ID位串,该ID成为用于认证的ID。认证是通过具有中间条件的第三ID启用的,使得第一ID包括第三ID位串并且第三ID包括第二ID位串。中间条件包括保护带,以消除第一和第二ID边界附近的位不稳定性问题。该中间条件在每一次ID读取操作改变,从而导致更安全的识别。
-
公开(公告)号:CN104715187A
公开(公告)日:2015-06-17
申请号:CN201410681506.3
申请日:2014-11-24
Applicant: 国际商业机器公司
CPC classification number: H04L63/08 , G06F21/31 , H04L9/3278 , H04L63/0876
Abstract: 本公开提供用于认证电子通信系统中的节点的方法和装置。第一节点的固有ID的第一副本可以存储在第二节点上。第一节点可以接收使得其生成其固有ID的第二副本的要求。第二副本和随机值可以用作函数的输入以生成第一码。第一码发送到第二节点。第二节点使用随机值和/或固有ID的其本地副本来对第一码进行解码。第二节点针对其本地信息来检查已解码信息,并且如果存在匹配,则认证第一节点。
-
公开(公告)号:CN1237545C
公开(公告)日:2006-01-18
申请号:CN98109870.3
申请日:1998-06-15
IPC: G11C29/00
CPC classification number: G11C29/804 , G11C29/808
Abstract: 容错存储设备,包括:若干主存储器阵列;若干域,其中某个域的至少一部分与另一个域相同,以便构成一个重叠域区域,并且至少一个域覆盖至少两个主存储器阵列的一部分;冗余部件,该部件与各域相连,用于置换各域内包含的故障;控制电路,该电路用于引导冗余部件置换某个域内至少一个故障,其中如果至少一个其他故障位于重叠域区域,就利用与另一个域相连的冗余部件,置换某域内的至少一个其他故障;支持主存储器阵列的各冗余部件包括若干冗余组件。
-
-
-
-
-
-
-
-