公开(公告)号：CN104600064B

公开(公告)日：2018-08-28

申请号：CN201410106015.6

申请日：2014-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶德强 ,  余国宠 ,  洪瑞斌

IPC: H01L25/16 ,  H01L21/98

CPC classification number: H01L25/0652 ,  H01L21/0273 ,  H01L21/2885 ,  H01L21/3212 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/7684 ,  H01L21/76879 ,  H01L21/76898 ,  H01L21/78 ,  H01L22/14 ,  H01L23/3107 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/0237 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/11334 ,  H01L2224/11462 ,  H01L2224/11616 ,  H01L2224/11622 ,  H01L2224/12105 ,  H01L2224/13101 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/19 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48096 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/81 ,  H01L2224/81005 ,  H01L2224/81203 ,  H01L2224/81895 ,  H01L2224/83 ,  H01L2224/83005 ,  H01L2224/9222 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06558 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/01322 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/12042 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2224/82 ,  H01L2924/00012

Abstract: 提供了一种用于封装半导体器件的系统和方法。实施例包括：在载体晶圆上方形成通孔，以及在载体晶圆上方并且在第一两个通孔之间附接第一管芯。在载体晶圆上方并且在第二两个通孔之间附接第二管芯。封装第一管芯和第二管芯，以形成第一封装件，并且至少一个第三管芯连接至第一管芯或第二管芯。第二封装件在至少一个第三管芯上方连接到第一封装件。本发明还提供了封装件上芯片结构和方法。

公开(公告)号：CN104752337B

公开(公告)日：2018-06-29

申请号：CN201410679759.7

申请日：2014-11-24

Applicant: 国际商业机器公司

Inventor： P·R·巴特拉 ,  J·W·格尔兹 ,  M·杰库斯基 ,  桐畑外志昭

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/528 ,  H01L27/04

CPC classification number: H01L23/481 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5286 ,  H01L24/24 ,  H01L24/80 ,  H01L24/82 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/08145 ,  H01L2224/24145 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06558 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2224/80

Abstract: 本公开提供了半导体结构及其形成方法。本发明的实施例通常涉及诸如半导体晶片的电子元件，并且更具体地涉及用于使用穿硅通孔(TSV)和背面布线的布置的多个半导体晶片的双面三维(3D)分层体系结构方案。在实施例中，第一字线体系结构可以在IC芯片的正面上形成，并且通过晶片内TSV连接到在IC芯片背面上形成的第二字线体系结构，从而重新安置到IC芯片的背面的需要的布线。

公开(公告)号：CN105074914B

公开(公告)日：2018-06-01

申请号：CN201480019865.0

申请日：2014-01-31

Applicant: 伊文萨思公司

Inventor： P·达姆博格 ,  赵志军 ,  E·乔 ,  R·阿拉托瑞

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H01L21/4853 ,  H01L21/565 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45624 ,  H01L2224/45655 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45664 ,  H01L2924/00014

Abstract: 此处公开了微电子部件和形成这种微电子部件的方法。该微电子部件可以包括从基底12的键合表面30(诸如，在基底12的表面处的导电元件的表面)延伸的接线键合32形式的多个导电过孔。

公开(公告)号：CN104952855B

公开(公告)日：2018-04-13

申请号：CN201510089195.6

申请日：2015-02-27

Applicant: 英特尔IP公司

Inventor： H-J·巴尔特 ,  R·曼科普夫 ,  S·阿尔贝斯 ,  T·迈尔

IPC: H01L25/00 ,  H01L23/28

CPC classification number: H05K7/02 ,  H01L23/3128 ,  H01L24/19 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06558 ,  H01L2924/15311 ,  H05K3/36 ,  H05K7/023 ,  H05K13/00 ,  H05K2203/06 ,  Y10T156/10

Abstract: 本发明涉及一种包括叠置的电子部件的电子组件。一种电子组件，包括：第一电子部件，所述第一电子部件包括具有前侧和背侧的第一衬底以及安装在所述第一衬底的所述前侧上的至少一个电子组件；第二电子部件，所述第二电子部件包括具有前侧和背侧的第二衬底以及安装在所述第二衬底的所述前侧上的至少一个电子组件；并且其中，所述第一衬底的所述背侧直接附接到所述第二衬底的所述背侧。

公开(公告)号：CN104009012B

公开(公告)日：2018-04-13

申请号：CN201410055843.1

申请日：2014-02-19

Applicant: 瑞萨电子株式会社

Inventor： 棈松高志 ,  別井隆文 ,  黒田淳

IPC: H01L23/488 ,  H01L25/16

CPC classification number: H01L24/17 ,  H01L21/563 ,  H01L23/04 ,  H01L23/12 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/48227 ,  H01L2224/48464 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2924/15311 ,  H01L2924/00012

Abstract: 提供一种半导体芯片和半导体器件，提高了以倒装片方式安装半导体芯片的衬底中的布线性。在以倒装片方式安装的半导体芯片中，在IO单元的内侧与外侧锯齿状配置的内侧芯片焊盘列和外侧芯片焊盘列离开预定的间隔以上地配置。预定的间隔是指在与内侧与外侧芯片焊盘列面对面连接的衬底上的内侧与外侧衬底焊盘列之间能够配置1个导通孔的间隔。或者，预定的间隔是指能够以该间隔形成用来布设以后要背蚀刻镀敷线的阻焊层的开口的间隔。即使在外侧衬底焊盘列之间没有形成布线的间隙时，也可以提高衬底的布线性。

公开(公告)号：CN107452721A

公开(公告)日：2017-12-08

申请号：CN201611024453.3

申请日：2016-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠

IPC: H01L25/065 ,  H01L23/66 ,  H01Q1/22 ,  H01Q1/38 ,  H01Q1/50 ,  H01Q21/00

CPC classification number: H01L23/66 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2223/6616 ,  H01L2223/6677 ,  H01L2223/6683 ,  H01L2223/6688 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2224/214 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/92244 ,  H01L2225/06524 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06558 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01Q1/2283 ,  H01Q21/0087 ,  H01Q1/38 ,  H01Q1/50 ,  H01Q21/00

Abstract: 一种封装结构包括第一管芯、第二管芯、第三管芯、封装模塑体、第一布线层、天线及导电部件。第一管芯、第二管芯及第三管芯包覆在封装模塑体内。第一布线层配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯。天线配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯，其中第一管芯与天线之间的电性连接路径的距离小于或等于第二管芯与天线之间的电性连接路径的距离以及第三管芯与天线之间的电性连接路径的距离。导电部件连接第一布线层，其中第一布线层位于导电部件与封装模塑体之间。

公开(公告)号：CN107424938A

公开(公告)日：2017-12-01

申请号：CN201710261068.9

申请日：2017-04-20

Applicant: 力成科技股份有限公司

Inventor： 张家维 ,  方立志 ,  林国鼎 ,  庄咏程

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/52

CPC classification number: H01L25/0657 ,  H01L21/561 ,  H01L21/568 ,  H01L21/78 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/5384 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/82 ,  H01L24/97 ,  H01L25/16 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0237 ,  H01L2224/02373 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/49109 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L23/3107 ,  H01L23/52

Abstract: 本发明提供一种封装结构及其制造方法。封装结构包括重布线路层、至少一第一晶粒、多个导电端子、第一密封体、多个焊球、多个第二晶粒以及第二密封体。重布线路层具有第一表面以及相对于第一表面的第二表面。第一晶粒以及导电端子与重布线路层电性连接且位于重布线路层的第一表面上。第一密封体密封第一晶粒以及导电端子且暴露出导电端子的至少一部分。焊球与导电端子电性连接且位于被第一密封体暴露出的导电端子上。第二晶粒与重布线路层电性连接且位于重布线路层的第二表面上。第二密封体密封第二晶粒。

公开(公告)号：CN104011858B

公开(公告)日：2017-10-10

申请号：CN201280062529.5

申请日：2012-10-16

Applicant: 英闻萨斯有限公司

Inventor： 埃利斯·周 ,  雷纳多·科 ,  罗莎娜·阿拉托雷 ,  菲利普·丹贝格 ,  王纬舜 ,  杨世英 ,  赵志军

IPC: H01L25/10 ,  H01L23/31 ,  H01L23/495 ,  H01L23/498 ,  H01L21/48

CPC classification number: H01L24/85 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/4334 ,  H01L23/49517 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/06 ,  H01L24/16 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/78 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4554 ,  H01L2224/45565 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/48997 ,  H01L2224/49171 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/851 ,  H01L2224/8518 ,  H01L2224/85399 ,  H01L2224/85951 ,  H01L2224/85986 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/00011 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/12042 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/1715 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/3511 ,  H05K3/3436 ,  H05K2201/10515 ,  H05K2201/1053 ,  Y10T29/49149 ,  Y10T29/49151 ,  H01L2224/45664 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076

Abstract: 一种微电子封装(10)可以包括具有键合至衬底(12)上的各个导电元件(28)的基(34)和相对于基(34)的端部(36)的线键合(32)。介质封装层(42)从衬底(12)延伸且覆盖线键合(32)的部分，以使线键合(32)的被覆盖部分通过封装层(42)相互分离，其中线键合(32)的未封装部分(39)由线键合(32)的未被封装层(42)覆盖的部分限定。未封装部分(39)设置成具有最小间距的图案，该最小间距大于相邻的线键合(32)的基(34)之间的第一最小间距。

公开(公告)号：CN106711125A

公开(公告)日：2017-05-24

申请号：CN201610499674.X

申请日：2016-06-29

Applicant: 艾马克科技公司

Inventor： 李杰恩 ,  李英宇 ,  崔美京 ,  金锦雄

IPC: H01L23/552 ,  H01L23/31 ,  H01L23/48 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L25/0657 ,  H01L23/552 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06537 ,  H01L2225/06558 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L21/56 ,  H01L23/31 ,  H01L23/48 ,  H01L24/14 ,  H01L2224/141

Abstract: 半导体封装及其制造方法。本发明提供一种半导体封装和一种制造半导体封装的方法。作为非限制性实例，本发明的各个方面提供一种半导体封装和一种制造半导体封装的方法，该方法包括在其多个侧面上的屏蔽。

公开(公告)号：CN105261595A

公开(公告)日：2016-01-20

申请号：CN201510195029.4

申请日：2015-04-22

Applicant: 美国博通公司

Inventor： 罗立德 ,  雷佐尔·拉赫曼·卡恩 ,  胡坤忠

IPC: H01L23/31 ,  H01L23/535 ,  H01L25/00 ,  H01L21/56

CPC classification number: H01L25/0655 ,  H01L21/56 ,  H01L21/561 ,  H01L21/566 ,  H01L21/568 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/552 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/85 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/05599 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/85399 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06537 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本文提供了一种用于半导体封装件的重构技术。一种重构技术被用于将多个半导体封装件封装为单个多芯片模块。耦接至每个封装件的焊球在重构之后可以部分暴露，该暴露使封装件能够耦接至另一设备。另一重构技术被用于使用一种或多种自对准特征将多个半导体封装件耦接成层叠封装件模块。一种或多种自对准特征是包括在层叠封装件模块的底部封装件中的一个或多个暴露的焊球。一个或多个暴露的焊球用作通过封装材料封装的其他焊球的参照系。在确定这些其他焊球的位置之后，可以在封装材料中对应于另一焊球的位置处形成穿塑孔。然后可以使用这些焊球将层叠封装件模块的顶部封装件耦接至底部封装件。