磁性隧道结结构及其制造方法

    公开(公告)号:CN112166509B

    公开(公告)日:2024-11-29

    申请号:CN201980030970.7

    申请日:2019-04-05

    Abstract: 本文讨论的磁性隧道结(MTJ)结构的实施方式采用了铬(Cr)、NiCr、NiFeCr、RuCr、IrCr或CoCr或前述的组合的一或多个层的种晶层。这些种晶层与一或多个钉扎层组合使用,与该种晶层接触的第一钉扎层可含有钴的单层,或可含有钴与钴及铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)的双层的组合。第二钉扎层可为与第一钉扎层相同的成分和配置,或与之不同的成分或配置。本文讨论的MTJ堆叠在高温退火后维持期望的磁特性。

    适于高温热处理的磁性隧道结
    4.
    发明公开

    公开(公告)号:CN117750869A

    公开(公告)日:2024-03-22

    申请号:CN202410030084.7

    申请日:2018-05-17

    Abstract: 本文中的实施方式提供用于在基板上形成磁性隧道结(MTJ)结构的膜堆叠,包含:缓冲层;种晶层,设置在所述缓冲层上;第一钉扎层,设置在所述种晶层上;合成亚铁磁体(SyF)耦合层,设置在所述第一钉扎层上;第二钉扎层,设置在所述SyF耦合层上;结构阻挡层,设置在所述第二钉扎层上;磁性参考层,设置在所述结构阻挡层上;隧道势垒层,设置在所述磁性参考层上;磁性存储层,设置在所述隧道势垒层上;覆盖层,设置在所述磁性存储层上,其中所述覆盖层包含一个或多个层;和硬掩模,设置在所述覆盖层上,其中所述覆盖层、所述缓冲层和所述SyF耦合层的至少一个不由Ru制造。

    用于降低位线电阻的含硅层
    5.
    发明公开

    公开(公告)号:CN117501823A

    公开(公告)日:2024-02-02

    申请号:CN202280040098.6

    申请日:2022-06-17

    Abstract: 本文描述位线堆叠及形成位线堆叠的方法。位线堆叠包含:多晶硅层;在多晶硅层上的粘着层;在粘着层上的阻挡金属层;在阻挡金属层上的界面层;在界面层上的电阻降低层;及在电阻降低层上的导电层。具有电阻降低层的位线堆叠比不具有电阻降低层的可比较的位线堆叠具有低至少5%的电阻。电阻降低层可包括氧化硅或氮化硅。可使用物理气相沉积(PVD)、射频‑PVD、脉冲式‑PVD、化学气相沉积(CVD)、原子层沉积(ALD)或溅射处理的一者或多者形成电阻降低层。

    用于形成MRAM应用中使用的具有期望的结晶度的结构的方法

    公开(公告)号:CN113851581A

    公开(公告)日:2021-12-28

    申请号:CN202111107385.8

    申请日:2016-07-14

    Abstract: 本申请公开了一种用于形成MRAM应用中使用的具有期望的结晶度的结构的方法。本公开的实施方式提供用于在基板上制造自旋转移扭矩磁阻式随机存取存储器(STT‑MRAM)应用中使用的磁隧道结(MTJ)结构的方法和装置。在一个实施方式中,所述方法包括:将设置在基板上的具有隧穿阻挡层设置在磁基准层与磁存储层之间的膜堆叠体图案化,以将所述膜堆叠体的一部分从所述基板上去除,直到暴露所述基板的上表面;在经图案化的膜堆叠体的侧壁上形成侧壁钝化层;以及随后对所述膜堆叠体执行热退火工艺。

    用于形成MRAM应用中使用的具有期望的结晶度的结构的方法

    公开(公告)号:CN106356449B

    公开(公告)日:2021-10-15

    申请号:CN201610554216.1

    申请日:2016-07-14

    Abstract: 本申请公开了一种用于形成MRAM应用中使用的具有期望的结晶度的结构的方法。本公开的实施方式提供用于在基板上制造自旋转移扭矩磁阻式随机存取存储器(STT‑MRAM)应用中使用的磁隧道结(MTJ)结构的方法和装置。在一个实施方式中,所述方法包括:将设置在基板上的具有隧穿阻挡层设置在磁基准层与磁存储层之间的膜堆叠体图案化,以将所述膜堆叠体的一部分从所述基板上去除,直到暴露所述基板的上表面;在经图案化的膜堆叠体的侧壁上形成侧壁钝化层;以及随后对所述膜堆叠体执行热退火工艺。

    在物理气相沉积腔室中沉积的层中的电阻区(RA)控制

    公开(公告)号:CN112020572A

    公开(公告)日:2020-12-01

    申请号:CN201980019611.1

    申请日:2019-03-20

    Abstract: 本文提供了将介电氧化物层沉积在PVD腔室中设置的或经由PVD腔室处理的一个或多个基板顶部的方法。在一些实施方式中,此种方法包括:在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上,以将介电氧化物层沉积到具有期望电阻区的第一基板上;以及随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算以维持期望电阻区的预定量。

Patent Agency Ranking