具有隔离区的横向扩散金属氧化物半导体场效应晶体管

    公开(公告)号:CN107768423B

    公开(公告)日:2022-07-26

    申请号:CN201710717278.4

    申请日:2017-08-18

    Abstract: 本发明涉及一种具有隔离区的横向扩散金属氧化物半导体场效应晶体管。本发明公开一种形成于半导体衬底中的装置。所述装置包括形成于所述半导体衬底中的核心装置、包围所述核心装置的第一深沟槽隔离势垒,和形成于所述半导体衬底中、所述深沟槽隔离势垒外部的次级装置。所述装置还包括第二深沟槽隔离势垒,形成所述第二深沟槽隔离势垒以使所述次级装置与所述半导体衬底的其余部分隔离。所述次级装置的第一部分通过第一电连接器电连接到所述核心装置的第一部分,并且所述次级装置的第二部分通过第二电连接器电连接到所述核心装置的第二部分。

    具有二极管耦合的隔离环的LDMOS
    2.
    发明公开

    公开(公告)号:CN111799330A

    公开(公告)日:2020-10-20

    申请号:CN202010262849.1

    申请日:2020-04-03

    Abstract: 一种用于提高横向扩散金属氧化物半导体(LDMOS)的击穿电压的方法包括将场效应晶体管(FET)的第一阱偏置到第一电压。所述第一阱与第二阱横向分离。响应于所述第一电压超过连接在所述隔离环与所述第一阱之间的二极管的击穿电压将隔离环充电到第二电压。所述隔离环横向包围所述FET并接触在所述第一阱和所述第二阱下方延伸的掩埋层(BL)。将衬底偏置到小于或等于所述第一电压的第三电压。所述衬底在所述BL下方横向延伸并接触所述BL。

    多晶半导体电阻器
    4.
    发明公开

    公开(公告)号:CN117202772A

    公开(公告)日:2023-12-08

    申请号:CN202310437914.3

    申请日:2023-04-21

    Abstract: 在一个实施例中,一种半导体管芯包括多晶半导体电阻器结构(多晶硅电阻器结构)。所述多晶硅电阻器结构包括处于第一端与第二端之间的电阻路径。所述多晶硅电阻器结构包括具有位于所述电阻路径中的净第一导电类型掺杂剂浓度的第一区和具有位于所述电阻路径中的净第二导电类型掺杂剂浓度的第二区。硅化物结构位于所述第一区的第一部分和所述第二区的第一部分两者上以电连接所述第一区的所述第一部分与所述第二区的所述第一部分。在一些实施例中,具有不同导电类型区的多晶硅电阻器结构可连接在一起。

    具有电极阱的电容器
    5.
    发明公开

    公开(公告)号:CN116053259A

    公开(公告)日:2023-05-02

    申请号:CN202211341677.2

    申请日:2022-10-28

    Abstract: 一种电容器包括实施于衬底的电极阱中的电极。所述电极阱具有净N型掺杂剂浓度。所述电容器包括实施于导电结构中的电极,所述导电结构位于所述衬底上方。所述电极通过位于所述电极之间的介电层分离。具有净P型导电掺杂剂浓度的第一盆区位于所述电极阱下方并在侧向上包围所述电极阱,而具有净N型导电掺杂剂浓度的第二盆区位于所述第一盆区和所述电极阱下方并在侧向上包围所述第一盆区和所述电极阱。

    具有漏极有源区域的半导体装置

    公开(公告)号:CN110783334B

    公开(公告)日:2024-09-03

    申请号:CN201910673915.1

    申请日:2019-07-25

    Abstract: 本发明涉及具有漏极有源区域的半导体装置。一种半导体装置包括晶体管的漏极区、直接处于漏极区下方的漏极有源区域、直接处于隔离结构下方的漂移区域以及直接处于晶体管的栅极结构下方的积聚区域。半导体装置包括第一导电类型的、第一浓度的第一选择性掺杂植入物区,第一选择性掺杂植入物区延伸到第一深度。第一选择性掺杂植入物区位于漂移区域、漏极有源区域和积聚区域中。半导体装置包括第一导电类型的、第二浓度的第二选择性掺杂植入物区,第二选择性掺杂植入物区延伸到小于第一深度的第二深度。第二浓度小于第一浓度。第二选择性掺杂植入物区位于漏极有源区域中,但不在积聚区域中。第二选择性掺杂植入物区占据第一掺杂区不占据的漏极有源区域的侧向部分。

    用于扩大操作电压的设备
    7.
    发明公开

    公开(公告)号:CN114122136A

    公开(公告)日:2022-03-01

    申请号:CN202110978947.X

    申请日:2021-08-25

    Abstract: 本公开涉及用于扩大操作电压的设备。一种装置(100)包括:具有上部半导体层、掩埋半导体层的衬底(101‑106)以及限定有源装置区的DTI结构(107‑108);在有源装置区中的虚拟LDMOS装置(121),所述虚拟LDMOS装置(121)包括:在漂移区(105)中的接地漏极(D1),在延伸以接触掩埋半导体层的主体区(109)中的源极(S1、S2),形成为使得源极和栅极电极的至少一部分与主体注入区连接的栅极电极(G1‑G4),以及与所述DTI结构相邻的缓冲半导体层部分(104);以及定位在所述有源装置区中的一个或多个有源LDMOS装置(122),所述一个或多个有源LDMOS装置(122)将通过所述虚拟LDMOS装置(121)与所述DTI结构分离,所述虚拟LDMOS装置(121)减小所述DTI结构中的侧壁绝缘体层(107)上的电场。

    半导体装置中的局部自偏压隔离

    公开(公告)号:CN106972050B

    公开(公告)日:2021-07-16

    申请号:CN201611100505.0

    申请日:2016-12-02

    Abstract: 一种装置包括:半导体衬底;掩埋掺杂隔离层,其被安置在所述半导体衬底中以隔离所述装置;漏极区,其被安置在所述半导体衬底中且在操作期间电压被施加到所述漏极区;以及耗尽区,其被安置在所述半导体衬底中且具有与所述掩埋掺杂隔离阻障和所述漏极区一样的导电类型。所述耗尽区在所述半导体衬底中达到一深度以与所述掩埋掺杂隔离层接触。所述耗尽区在所述掩埋掺杂隔离层与所述漏极区之间建立电链路,使得所述掩埋掺杂隔离层在低于施加到所述漏极区的所述电压的电压电平下被偏压。

    深槽和结混合隔离
    9.
    发明公开

    公开(公告)号:CN113078219A

    公开(公告)日:2021-07-06

    申请号:CN202110010939.6

    申请日:2021-01-06

    Abstract: 本发明涉及深槽和结混合隔离。实施例涉及一种设备,包括横向扩散的金属氧化物半导体(LDMOS),所述LDMOS包括可连接到漂移区的漏极和可连接到基体区的源极。二极管包括电耦合到所述漂移区的阴极,其中在工作状态期间,阳极充电到小于施加到所述漏极的高电压且大于施加到所述源极的低电压的偏置电压。所述阳极从所述漏极横向地移开第一距离。第一深槽隔离(DTI)在所述源极附近且安置成横向地环绕所述LDMOS。屏蔽结在所述第一DTI附近且在所述源极的相对侧上,且电连接到所述阳极。

    具有漏极有源区域的半导体装置

    公开(公告)号:CN110783334A

    公开(公告)日:2020-02-11

    申请号:CN201910673915.1

    申请日:2019-07-25

    Abstract: 本发明涉及具有漏极有源区域的半导体装置。一种半导体装置包括晶体管的漏极区、直接处于漏极区下方的漏极有源区域、直接处于隔离结构下方的漂移区域以及直接处于晶体管的栅极结构下方的积聚区域。半导体装置包括第一导电类型的、第一浓度的第一选择性掺杂植入物区,第一选择性掺杂植入物区延伸到第一深度。第一选择性掺杂植入物区位于漂移区域、漏极有源区域和积聚区域中。半导体装置包括第一导电类型的、第二浓度的第二选择性掺杂植入物区,第二选择性掺杂植入物区延伸到小于第一深度的第二深度。第二浓度小于第一浓度。第二选择性掺杂植入物区位于漏极有源区域中,但不在积聚区域中。第二选择性掺杂植入物区占据第一掺杂区不占据的漏极有源区域的侧向部分。

Patent Agency Ranking