-
公开(公告)号：CN115152032B
公开(公告)日：2023-03-14
申请号：CN202180008223.0
申请日：2021-09-17
Applicant: 新唐科技日本株式会社
IPC: H01L29/06 , H01L29/08 , H01L29/423 , H01L29/78
Abstract: 在将第1源极区域(14)以及第1体区域(18)与第1源极电极(11)连接的第1连接部(18A)在第1沟槽(17)延伸的第1方向(Y方向)上交替地且周期性地设置的第1纵型场效应晶体管(10)中，在与第1方向(Y方向)正交的第2方向(X方向)上，相邻的第1沟槽(17)与第1沟槽(17)之间的距离Lxm和第1沟槽(17)的内部宽度Lxr处于Lxm≦Lxr≦0.20μm的关系，关于第1连接部(18A)的长度，对第1栅极导体(15)施加规格值的电压而流过规格值的电流时的第1纵型场效应晶体管(10)的导通电阻处于即使进一步缩短第1连接部(18A)的长度也不显著地减小的收敛域。
-
公开(公告)号：CN114975302A
公开(公告)日：2022-08-30
申请号：CN202210609454.3
申请日：2017-12-21
Applicant: 新唐科技日本株式会社
IPC: H01L23/31 , H01L23/15 , H01L23/482
Abstract: 半导体装置具备：N型的半导体基板，由硅构成；N型的低浓度杂质层，与半导体基板的上表面接触；金属层，与半导体基板的下表面接触；以及第1及第2晶体管，形成在低浓度杂质层内；半导体基板作为晶体管的漏极区域发挥功能；将在晶体管的源极电极之间经由第1晶体管侧的半导体基板、金属层、第2晶体管侧的半导体基板流动的双向路径作为主电流路径；金属层的厚度相对于包括半导体基板和低浓度杂质层的半导体层的厚度的比例大于0.27；半导体装置还在金属层的下表面具有仅经由粘接层粘接的由陶瓷材料构成的支承体，在设支承体的厚度为t4、粘接层的厚度为t3的情况下，满足：[数式1]t4≥9.00×10‑4·t32‑1.54×10‑1·t3+9.12。
-
公开(公告)号：CN114823664A
公开(公告)日：2022-07-29
申请号：CN202210553400.X
申请日：2019-01-25
Applicant: 新唐科技日本株式会社
Abstract: 本公开涉及的一种半导体装置，是面朝下安装芯片尺寸封装型的半导体装置，在电池的放电电路中，被用于1A以上的瞬时放电的电流控制，且该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的厚度是250μm以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。
-
公开(公告)号：CN110114888B
公开(公告)日：2022-06-21
申请号：CN201780080128.5
申请日：2017-12-21
Applicant: 新唐科技日本株式会社
Abstract: 半导体装置(1)具备：N型的半导体基板(32)，由硅构成；N型的低浓度杂质层(33)，与半导体基板(32)的上表面接触；金属层(31)，与半导体基板(32)的下表面整面接触，厚度为20μm以上；以及晶体管(10及20)，形成在低浓度杂质层内；半导体基板(32)作为晶体管(10及20)的漏极区域发挥功能；将在晶体管(10及20)的源极电极之间经由晶体管(10)侧的半导体基板(32)、金属层(31)、晶体管(20)侧的半导体基板(32)流动的双向路径作为主电流路径；金属层(31)的厚度相对于包括半导体基板(32)和低浓度杂质层(33)的半导体层的厚度的比例大于0.27；半导体装置(1)还在金属层(31)的下表面整面具有仅经由粘接层(39)粘接的由陶瓷材料构成的支承体(30)。
-
公开(公告)号：CN109564941B
公开(公告)日：2022-05-13
申请号：CN201780047044.1
申请日：2017-08-01
Applicant: 新唐科技日本株式会社
IPC: H01L29/78 , H01L21/3205 , H01L21/768 , H01L21/8234 , H01L23/12 , H01L23/522 , H01L25/07 , H01L25/18 , H01L27/088
Abstract: 具有：半导体基板(32)，包括第一导电型的杂质；低浓度杂质层(33)，包括比半导体基板(32)的第一导电型的杂质的浓度低的浓度的第一导电型的杂质；背面电极(31)，由金属材料构成；以及晶体管(10，20)，被形成在低浓度杂质层(33)内，晶体管(10)在低浓度杂质层(33)的正面具有第一源极电极(11)以及第一栅极电极(19)，晶体管(20)在低浓度杂质层(33)的正面具有第二源极电极(21)以及第二栅极电极(29)，半导体基板(32)，作为晶体管(10，20)的共同漏极区域发挥功能，背面电极(31)的厚度a为25μm以上35μm以下，背面电极(31)的厚度a相对于包括半导体基板(32)和低浓度杂质层(33)的半导体的层厚b的比例a/b为0.32以上。
-
Patent Agency Ranking
公开(公告)号：CN114883323A
公开(公告)日：2022-08-09
申请号：CN202210553406.7
申请日：2019-01-25
Applicant: 新唐科技日本株式会社
Abstract: 本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，在电池的充放电电路中，被用于1A以上的瞬时充放电的电流控制，且该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时充放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的厚度是250μm以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。
-
公开(公告)号：CN113314527B
公开(公告)日：2022-05-03
申请号：CN202110538170.5
申请日：2019-12-11
Applicant: 新唐科技日本株式会社
IPC: H01L27/088 , H01L29/78 , H01L21/8234 , H01L23/538 , H01L23/488
Abstract: 半导体装置(1)具有在平面视中在矩形状的半导体层(40)的第一区域(A1)中形成的晶体管(10)和在第二区域(A2)中形成的晶体管(20)，在半导体层(40)的表面具有第一源极焊盘(111)、第一栅极焊盘(119)、第二源极焊盘(121)以及第二栅极焊盘(129)，在平面视中，晶体管(10)和晶体管(20)在第一方向上排列，第一栅极焊盘(119)配置为，在与半导体层(40)的第一方向的一方的长边或另一方的长边之间、以及与第一区域(A1)和第二区域(A2)的边界之间，完全没有夹着第一源极焊盘(111)，第二栅极焊盘(129)配置为，在与一方的长边或另一方的长边之间、以及与边界之间，完全没有夹着第二源极焊盘(121)。
-
公开(公告)号：CN112470290B
公开(公告)日：2021-11-30
申请号：CN201980040517.4
申请日：2019-01-17
Applicant: 新唐科技日本株式会社
IPC: H01L29/78 , H01L21/8234 , H01L27/088
Abstract: 半导体装置(1)具有10μm≤tsi≤30μm的半导体层(40)、由Ag构成的30μm≤tag
-
公开(公告)号：CN113314527A
公开(公告)日：2021-08-27
申请号：CN202110538170.5
申请日：2019-12-11
Applicant: 新唐科技日本株式会社
IPC: H01L27/088 , H01L29/78 , H01L21/8234 , H01L23/538 , H01L23/488
Abstract: 半导体装置(1)具有在平面视中在矩形状的半导体层(40)的第一区域(A1)中形成的晶体管(10)和在第二区域(A2)中形成的晶体管(20)，在半导体层(40)的表面具有第一源极焊盘(111)、第一栅极焊盘(119)、第二源极焊盘(121)以及第二栅极焊盘(129)，在平面视中，晶体管(10)和晶体管(20)在第一方向上排列，第一栅极焊盘(119)配置为，在与半导体层(40)的第一方向的一方的长边或另一方的长边之间、以及与第一区域(A1)和第二区域(A2)的边界之间，完全没有夹着第一源极焊盘(111)，第二栅极焊盘(129)配置为，在与一方的长边或另一方的长边之间、以及与边界之间，完全没有夹着第二源极焊盘(121)。
-
公开(公告)号：CN111863811B
公开(公告)日：2021-06-22
申请号：CN202010696748.5
申请日：2017-08-01
Applicant: 新唐科技日本株式会社
IPC: H01L27/088 , H01L29/417 , H01L23/31 , H01L23/48
Abstract: 本发明的半导体装置及半导体封装装置，具有：半导体基板，包括第一导电型的杂质；低浓度杂质层，形成于半导体基板的正面，包括浓度比半导体基板低的第一导电型的杂质；背面电极，形成于半导体基板的背面，由金属材料构成；第一、第二晶体管，分别形成于低浓度杂质层内的邻接的第一、第二区域，并在低浓度杂质层的正面具有源极电极及栅极电极；半导体基板作为共同漏极区域发挥功能，背面电极厚度为25μm以上35μm以下，在平面视下，半导体基板以向背面电极侧凸起的方式弯曲，设其对角尺寸为Lmm时，背面电极厚度相对于包括半导体基板和低浓度杂质层的半导体层的比例为(－0.48×L+2.07)以上(－0.48×L+2.45)以下。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.031 seconds)
