公开(公告)号：CN111640742A

公开(公告)日：2020-09-08

申请号：CN202010498393.9

申请日：2016-06-30

Applicant: 松下半导体解决方案株式会社

Inventor： 太田朋成 ,  曾田茂稔 ,  安田英司 ,  今村武司 ,  今井俊和 ,  大河亮介 ,  吉田一磨 ,  平子正明 ,  安道焕

IPC: H01L27/088 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78 ,  H01L21/8234

Abstract: 半导体装置，在将半导体装置分割出的第一及第二区域中分别形成立式第一及第二金属氧化物半导体晶体管，第一金属氧化物半导体晶体管具有1个以上第一栅极衬垫和4个以上第一源极衬垫，第一栅极衬垫在俯视时由4个以上第一源极衬垫包围，第一栅极衬垫与第一源极衬垫的最接近点在俯视时位于第一直线，第二金属氧化物半导体晶体管具有1个以上第二栅极衬垫和4个以上第二源极衬垫，第二栅极衬垫在俯视时由4个以上第二源极衬垫包围，第二栅极衬垫与第二源极衬垫的最接近点在俯视时位于第二直线，将第一及第二金属氧化物半导体晶体管的漏极连接的导体设置在半导体装置的另一主面，第一及第二栅极衬垫、第一及第二源极衬垫露出到半导体装置的外观。

公开(公告)号：CN111684609A

公开(公告)日：2020-09-18

申请号：CN201980011551.9

申请日：2019-02-08

Applicant: 松下半导体解决方案株式会社

Inventor： 田丸雅规 ,  吉田一磨 ,  大辻通也 ,  福岛哲之

IPC: H01L29/78

Abstract: 半导体装置具备第一晶体管(T1)、第二晶体管(T2)，第1晶体管(T1)具有第1体层(113)、第1连接部(113A)，第2晶体管(T2)具有第2体层(123)、第2连接部(123A)，在第2连接部(123A)以及第2体层(123)的路径中，从第1源极电极(115)到第2体层(123)中阻抗成为最大的位置为止的第2阻抗，比在第1连接部(113A)以及第1体层(113)的路径中，从第1源极电极(115)到第1体层(113)中阻抗成为最大的位置为止的第1阻抗大。

公开(公告)号：CN111863811A

公开(公告)日：2020-10-30

申请号：CN202010696748.5

申请日：2017-08-01

Applicant: 松下半导体解决方案株式会社

Inventor： 安田英司 ,  今井俊和 ,  大河亮介 ,  今村武司 ,  坂本光章 ,  吉田一磨 ,  平子正明 ,  升元康之 ,  曾田茂稔 ,  太田朋成

IPC: H01L27/088 ,  H01L29/417 ,  H01L23/31 ,  H01L23/48

Abstract: 本发明的半导体装置及半导体封装装置，具有：半导体基板，包括第一导电型的杂质；低浓度杂质层，形成于半导体基板的正面，包括浓度比半导体基板低的第一导电型的杂质；背面电极，形成于半导体基板的背面，由金属材料构成；第一、第二晶体管，分别形成于低浓度杂质层内的邻接的第一、第二区域，并在低浓度杂质层的正面具有源极电极及栅极电极；半导体基板作为共同漏极区域发挥功能，背面电极厚度为25μm以上35μm以下，在平面视下，半导体基板以向背面电极侧凸起的方式弯曲，设其对角尺寸为Lmm时，背面电极厚度相对于包括半导体基板和低浓度杂质层的半导体层的比例为(－0.48×L+2.07)以上(－0.48×L+2.45)以下。

公开(公告)号：CN111684582A

公开(公告)日：2020-09-18

申请号：CN201980011546.8

申请日：2019-01-25

Applicant: 松下半导体解决方案株式会社

Inventor： 吉田一磨 ,  大河亮介 ,  井上翼

IPC: H01L21/822 ,  H01C1/08 ,  H01C13/00 ,  H01L21/60 ,  H01L21/82 ,  H01L27/04 ,  H01L29/78

Abstract: 面朝下安装芯片尺寸封装型的半导体装置(1)，具备具有第1电极(11)、第2电极(21)、对第1电极(11)与第2电极(21)之间的导通状态进行控制的控制电极(55)的晶体管元件(100)以及多个第1电阻元件(110)，多个第1电阻元件(110)的一方的电极均与第2电极(21)电连接，半导体装置(1)具有一个以上的外部电阻端子(30)、与第1电极(11)电连接的外部第1端子(10)、与控制电极(55)电连接的外部控制端子(40)，多个第1电阻元件(110)的另一方的电极均与一个以上的外部电阻端子(30)中的任一个接触连接，一个以上的外部电阻端子(30)、外部第1端子(10)、外部控制端子(40)是被形成在半导体装置(1)的表面的外部连接端子。

公开(公告)号：CN112271178A

公开(公告)日：2021-01-26

申请号：CN202011145820.1

申请日：2017-08-01

Applicant: 松下半导体解决方案株式会社

Inventor： 安田英司 ,  今井俊和 ,  大河亮介 ,  今村武司 ,  坂本光章 ,  吉田一磨 ,  平子正明 ,  升元康之 ,  曾田茂稔 ,  太田朋成

IPC: H01L27/088 ,  H01L29/36 ,  H01L29/417 ,  H01L29/45 ,  H01L25/07 ,  H01L25/18 ,  H01L23/488 ,  H01L23/12 ,  H01L23/13 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L29/78 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/8234 ,  H02J7/00

Abstract: 本发明的半导体装置及半导体模块，具有：半导体基板，包括第一导电型的杂质；低浓度杂质层，形成于半导体基板的正面，包括浓度比半导体基板低的第一导电型的杂质；背面电极，形成于半导体基板的背面，由金属材料构成；第一、第二晶体管，分别形成于低浓度杂质层内的邻接的第一、第二区域，并在低浓度杂质层的正面具有源极电极及栅极电极；半导体基板作为共同漏极区域发挥功能，作为多个第一源极电极中的一个的第三源极电极与作为多个第二源极电极中的一个的第四源极电极分别是相对于第一区域与第二区域的边界最近的源极电极，并且沿着边界的全区域而配置。

公开(公告)号：CN111684608A

公开(公告)日：2020-09-18

申请号：CN201980011535.X

申请日：2019-12-11

Applicant: 松下半导体解决方案株式会社

Inventor： 大河亮介 ,  今井俊和 ,  吉田一磨 ,  井上翼 ,  今村武司

IPC: H01L29/78

Abstract: 半导体装置(1)具有在平面视中在矩形状的半导体层(40)的第一区域(A1)中形成的晶体管(10)和在第二区域(A2)中形成的晶体管(20)，在半导体层(40)的表面具有第一源极焊盘(111)、第一栅极焊盘(119)、第二源极焊盘(121)以及第二栅极焊盘(129)，在平面视中，晶体管(10)和晶体管(20)在第一方向上排列，第一栅极焊盘(119)配置为，在与半导体层(40)的第一方向的一方的长边或另一方的长边之间、以及与第一区域(A1)和第二区域(A2)的边界之间，完全没有夹着第一源极焊盘(111)，第二栅极焊盘(129)配置为，在与一方的长边或另一方的长边之间、以及与边界之间，完全没有夹着第二源极焊盘(121)。

公开(公告)号：CN305912410S

公开(公告)日：2020-07-10

申请号：CN201930690082.0

申请日：2019-12-11

Applicant: 松下半导体解决方案株式会社

Designer： 今村武司 ,  吉田一磨 ,  大河亮介 ,  今井俊和

Abstract: 1.本外观设计产品的名称：半导体元件。
2.本外观设计产品的用途：用作作为防止过充电、过放电的开关来发挥功能的半导体元件。
3.本外观设计产品的设计要点：在于各设计的立体图所表示的形状。
4.最能表明设计要点的图片或照片：设计1立体图。
5.指定设计1为基本设计。