半导体集成电路及其制造方法

    公开(公告)号:CN100359693C

    公开(公告)日:2008-01-02

    申请号:CN200310102416.6

    申请日:2003-10-17

    CPC classification number: H01L23/5226 H01L2924/0002 H01L2924/00

    Abstract: 本发明的课题是,实现防止形成接触的层及绝缘膜剥落,防止LSI遭到破坏。为此,具备在纵向和横向排列敷设多个接触的接触阵列。该接触阵列中的纵向和横向双方的接触敷设间隔比由制造工艺决定的接触敷设间隔宽。由此,可将在接触阵列中所形成的接触的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数,从而可实现防止形成接触的层及绝缘膜剥落,防止LSI遭到破坏。

    半导体集成电路及其制造方法

    公开(公告)号:CN101174609B

    公开(公告)日:2011-07-20

    申请号:CN200710169506.5

    申请日:2003-10-17

    CPC classification number: H01L23/5226 H01L2924/0002 H01L2924/00

    Abstract: 本发明提供一种半导体集成电路及其制造方法。本发明的目的是,实现防止形成触点的层及绝缘膜剥落,防止LSI遭到破坏。为此,具备在纵向和横向排列敷设多个触点的触点阵列。该触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。由此,可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数,从而可实现防止形成触点的层及绝缘膜剥落,防止LSI遭到破坏。

    半导体集成电路及其制造方法

    公开(公告)号:CN101174609A

    公开(公告)日:2008-05-07

    申请号:CN200710169506.5

    申请日:2003-10-17

    CPC classification number: H01L23/5226 H01L2924/0002 H01L2924/00

    Abstract: 本发明提供一种半导体集成电路及其制造方法。本发明的目的是,实现防止形成触点的层及绝缘膜剥落,防止LSI遭到破坏。为此,具备在纵向和横向排列敷设多个触点的触点阵列。该触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。由此,可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数,从而可实现防止形成触点的层及绝缘膜剥落,防止LSI遭到破坏。

    半导体集成电路及其制造方法

    公开(公告)号:CN1497723A

    公开(公告)日:2004-05-19

    申请号:CN200310102416.6

    申请日:2003-10-17

    CPC classification number: H01L23/5226 H01L2924/0002 H01L2924/00

    Abstract: 本发明的课题是,实现防止形成接触的层及绝缘膜剥落,防止LSI遭到破坏。为此,具备在纵向和横向排列敷设多个接触的接触阵列。该接触阵列中的纵向和横向双方的接触敷设间隔比由制造工艺决定的接触敷设间隔宽。由此,可将在接触阵列中所形成的接触的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数,从而可实现防止形成接触的层及绝缘膜剥落,防止LSI遭到破坏。

Patent Agency Ranking