公开(公告)号：CN101504676A

公开(公告)日：2009-08-12

申请号：CN200910000773.9

申请日：2009-01-12

Applicant: 松下电器产业株式会社

Inventor： 藤本和彦 ,  横山贤司 ,  藤野健哉 ,  大桥贵子 ,  深泽浩公 ,  高木洋平 ,  藤田和久

IPC: G06F17/50 ,  H01L27/02 ,  H01L23/50

CPC classification number: H01L27/0207 ,  G06F17/5031 ,  H01L24/02 ,  H01L2924/01004 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00

Abstract: 作为用于考虑从焊盘引起的应力的不利影响，提出了两种方法。作为一种方法，当计算由应力的不利影响引起的单元的延迟变化值时，计算的延迟变化值施加到所述单元，以便通过考虑应力的不利影响而执行定时分析等。于是，为了通过以不对位于所述焊盘下的通路、布线线路以及单元引起从所述焊盘施加的应力的不利影响的方式采用上述分析的结果而设计倒装芯片型LSI，采用不布置通路的物理结构。

公开(公告)号：CN1497723A

公开(公告)日：2004-05-19

申请号：CN200310102416.6

申请日：2003-10-17

Applicant: 松下电器产业株式会社

Inventor： 藤野健哉 ,  木村文浩

IPC: H01L27/04 ,  H01L21/82

CPC classification number: H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是，实现防止形成接触的层及绝缘膜剥落，防止LSI遭到破坏。为此，具备在纵向和横向排列敷设多个接触的接触阵列。该接触阵列中的纵向和横向双方的接触敷设间隔比由制造工艺决定的接触敷设间隔宽。由此，可将在接触阵列中所形成的接触的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数，从而可实现防止形成接触的层及绝缘膜剥落，防止LSI遭到破坏。

公开(公告)号：CN100359693C

公开(公告)日：2008-01-02

申请号：CN200310102416.6

申请日：2003-10-17

Applicant: 松下电器产业株式会社

Inventor： 藤野健哉 ,  木村文浩

IPC: H01L27/04 ,  H01L21/82

CPC classification number: H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是，实现防止形成接触的层及绝缘膜剥落，防止LSI遭到破坏。为此，具备在纵向和横向排列敷设多个接触的接触阵列。该接触阵列中的纵向和横向双方的接触敷设间隔比由制造工艺决定的接触敷设间隔宽。由此，可将在接触阵列中所形成的接触的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数，从而可实现防止形成接触的层及绝缘膜剥落，防止LSI遭到破坏。

公开(公告)号：CN101174609B

公开(公告)日：2011-07-20

申请号：CN200710169506.5

申请日：2003-10-17

Applicant: 松下电器产业株式会社

Inventor： 藤野健哉 ,  木村文浩

IPC: H01L23/528 ,  H01L27/02

CPC classification number: H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路及其制造方法。本发明的目的是，实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。为此，具备在纵向和横向排列敷设多个触点的触点阵列。该触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。由此，可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数，从而可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

公开(公告)号：CN101174609A

公开(公告)日：2008-05-07

申请号：CN200710169506.5

申请日：2003-10-17

Applicant: 松下电器产业株式会社

Inventor： 藤野健哉 ,  木村文浩

IPC: H01L23/528 ,  H01L27/02

CPC classification number: H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路及其制造方法。本发明的目的是，实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。为此，具备在纵向和横向排列敷设多个触点的触点阵列。该触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。由此，可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数，从而可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

公开(公告)号：CN101064302A

公开(公告)日：2007-10-31

申请号：CN200710102009.3

申请日：2007-04-26

Applicant: 松下电器产业株式会社

Inventor： 嶋田纯一 ,  木村文浩 ,  松村阳一 ,  大桥贵子 ,  岩内宣之 ,  藤野健哉 ,  荒木章之 ,  桥本幸治 ,  安井卓也 ,  田口浩文

IPC: H01L27/00 ,  H01L27/02 ,  H01L23/522 ,  H01L23/528 ,  H01L21/82 ,  H01L21/768 ,  G06F17/50

CPC classification number: H01L27/0203 ,  H01L27/118

Abstract: 本发明公开了一种具有天线保护元件的半导体装置，相比现有技术可以更适于设计制造。构成与栅极(10)连接的配线(11、12、13)的配线层(M1～M3)中，各配线被设置为不覆盖天线保护元件(17)的活性区域上方。另一方面，其上层的配线层(M4)中设置的配线(18)，被设置为至少部分覆盖天线保护元件(17)的活性区域上方。