公开(公告)号：CN1234156C

公开(公告)日：2005-12-28

申请号：CN02800261.X

申请日：2002-02-01

Applicant: 松下电器产业株式会社

Inventor： 江利口浩二

IPC: H01L21/3105 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/316 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/3115 ,  H01L21/31155 ,  H01L21/31641 ,  H01L21/823462 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659

Abstract: 利用离子注入等向膜注入原子和热处理，形成高电介质膜。例如，在硅衬底(101)之上形成了热氧化膜即SiO2膜(102)后，从等离子体(105)向SiO2膜(102)内注入Zr离子(Zr+)。然后，通过进行SiO2膜(102)和Zr注入层(103)的退火处理，在Zr注入层(103)内注入的Zr扩散，SiO2膜(102)和Zr注入层(103)全体变为由Zr-Si-O(硅酸盐)构成的介电常数高的高电介质膜(106)。通过把该高电介质膜(106)作为MISFET的栅绝缘膜，能得到栅漏特性好的MISFET。

公开(公告)号：CN100370623C

公开(公告)日：2008-02-20

申请号：CN200410046293.3

申请日：2004-06-03

Applicant: 松下电器产业株式会社

Inventor： 江利口浩二 ,  松本晋

IPC: H01L29/78 ,  H01L23/52 ,  H01L21/336 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76838

Abstract: 本发明提供半导体器件及其制造方法。在硅基片(1)上至少形成栅绝缘膜(6)和栅电极(7)的积层体以及活性区(13)，另外形成基底层间绝缘膜(10)。然后，在基底层间绝缘膜(10)上，同时形成与栅电极(7)相连接的布线(11a)、以及作为虚设布线且与活性区(13)相连接的布线(11b)。之后，在基底层间绝缘膜(10)上，用等离子体工艺形成层间绝缘膜(12)。这时，利用作为虚设布线的布线(11b)，排出从等离子体(14)来的充电电流。

公开(公告)号：CN1574392A

公开(公告)日：2005-02-02

申请号：CN200410046293.3

申请日：2004-06-03

Applicant: 松下电器产业株式会社

Inventor： 江利口浩二 ,  松本晋

IPC: H01L29/78 ,  H01L23/52 ,  H01L21/336 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76838

Abstract: 本发明提供半导体器件及其制造方法。在硅基片(1)上至少形成栅绝缘膜(6)和栅电极(7)的积层体以及活性区(13)，另外形成基底层间绝缘膜(10)。然后，在基底层间绝缘膜(10)上，同时形成与栅电极(7)相连接的布线(11a)以及作为虚设布线且与活性区(13)相连接的布线(11b)。之后，在基底层间绝缘膜(10)上，用等离子体工艺形成层间绝缘膜(12)。这时，利用作为虚设布线的布线(11b)，排出从等离子体(14)来的充电电流。

公开(公告)号：CN1457508A

公开(公告)日：2003-11-19

申请号：CN02800261.X

申请日：2002-02-01

Applicant: 松下电器产业株式会社

Inventor： 江利口浩二

IPC: H01L21/3105 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/316 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/3115 ,  H01L21/31155 ,  H01L21/31641 ,  H01L21/823462 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659

Abstract: 利用离子注入等向膜注入原子和热处理，形成高电介质膜。例如，在硅衬底(101)之上形成了热氧化膜即SiO2膜(102)后，从等离子体(105)向SiO2膜(102)内注入Zr离子(Zr+)。然后，通过进行SiO2膜(102)和Zr注入层(103)的退火处理，在Zr注入层(103)内注入的Zr扩散，SiO2膜(102)和Zr注入层(103)全体变为由Zr－Si－O(硅酸盐)构成的介电常数高的高电介质膜(106)。通过把该高电介质膜(106)作为MISFET的栅绝缘膜，能得到栅漏特性好的MISFET。

公开(公告)号：CN1284243C

公开(公告)日：2006-11-08

申请号：CN03800231.0

申请日：2003-02-14

Applicant: 松下电器产业株式会社

Inventor： 小川久 ,  宫永绩 ,  江利口浩二 ,  山田隆顺 ,  糸长总一郎 ,  森义弘

IPC: H01L27/108 ,  H01L21/8242 ,  H01L27/10

CPC classification number: H01L27/10882 ,  H01L27/10829 ,  H01L27/10894 ,  Y10S257/905 ,  Y10S257/908

Abstract: 本发明提供一种以简易工序可实现希望电容的DRAM的半导体器件及其制造方法。在存储器区域设有存储单元晶体管和沟渠型电容器，在逻辑电路区域设有CMOS的各晶体管。设有位线接点(31)和延伸于层间绝缘膜(30)上的位线(31)。在存储单元晶体管，源极扩散层(18)为两个绝缘膜侧壁(25a、25b)所覆盖，硅化物层未形成于源极扩散层(18)上。此外，设有贯通层间绝缘膜(30)而连接屏蔽线(33)和板形电极(16b)的板形电极接点(31)，此屏蔽线(33)设于和位线(32)相同布线层。

公开(公告)号：CN1507658A

公开(公告)日：2004-06-23

申请号：CN03800231.0

申请日：2003-02-14

Applicant: 松下电器产业株式会社

Inventor： 小川久 ,  宫永绩 ,  江利口浩二 ,  山田隆顺 ,  糸长总一郎 ,  森义弘

IPC: H01L27/108 ,  H01L21/8242 ,  H01L27/10

CPC classification number: H01L27/10882 ,  H01L27/10829 ,  H01L27/10894 ,  Y10S257/905 ,  Y10S257/908

Abstract: 本发明提供一种以简易工序可实现希望电容的DRAM的半导体器件及其制造方法。在存储器区域设有存储单元晶体管和沟渠型电容器，在逻辑电路区域设有CMOS的各晶体管。设有位线接点(31)和延伸于层间绝缘膜(30)上的位线(31)。在存储单元晶体管，源极扩散层(18)为两个绝缘膜侧壁(25a、25b)所覆盖，硅化物层未形成于源极扩散层(18)上。此外，设有贯通层间绝缘膜(30)而连接屏蔽线(33)和板形电极(16b)的板形电极接点(31)，此屏蔽线(33)设于和位线(32)相同布线层。