公开(公告)号：CN1488937A

公开(公告)日：2004-04-14

申请号：CN03155041.X

申请日：2003-08-26

Applicant: 松下电器产业株式会社

Inventor： 永桥克己 ,  野间淳史

IPC: G01N27/60 ,  G01N27/00 ,  G01R27/26 ,  G01R31/00

CPC classification number: G11C29/50016 ,  G11C11/22 ,  G11C29/50 ,  G11C2029/5004

Abstract: 本发明公开了一种强电介质存储器的加速方法，为进一步提高具备有强电介质膜的电容元件的强电介质存储器的耐久特性的拟合特性的强电介质存储器的加速方法，是以具备有强电介质膜的电容元件的强电介质存储器的实际使用条件(温度T1、电压V1)下在加速条件(温度T2、电压V2)下评价耐久特性的加速试验方法为对象，通过使用上述数学式导出评价耐久特性必须的加速系数(K)的工序。

公开(公告)号：CN1155061C

公开(公告)日：2004-06-23

申请号：CN98102876.4

申请日：1998-07-16

Applicant: 松下电器产业株式会社

Inventor： 石田秀俊 ,  野间淳史 ,  上田大助

IPC: H01L21/306

CPC classification number: C09K13/08

Abstract: 一种用于腐蚀钛材料和氧化硅中至少一种的腐蚀剂包括HCl、NH4F和H2O的混合液体。当该腐蚀剂具有小于1的NH4F/HCl克分子比时，只有钛材料被腐蚀。当该腐蚀剂具有大于1的NH4F/HCl克分子比时，只有氧化硅被腐蚀。当该腐蚀剂具有为1的NH4F/HCl克分子比时，钛材料和氧化硅被以相同的速率腐蚀。

公开(公告)号：CN1516275A

公开(公告)日：2004-07-28

申请号：CN200310120418.8

申请日：1999-06-25

Applicant: 松下电器产业株式会社

Inventor： 中尾圭策 ,  佐佐井洋一 ,  十代勇治 ,  野间淳史

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L28/65 ,  H01L27/10852 ,  H01L28/55

Abstract: 一种半导体装置及其制造方法，在覆盖衬底11上的晶体管17的绝缘膜19的接触孔19a中，撇开该接触孔19a的内部和上部，在其壁面和漏极区15上方形成有由铱构成的、膜厚约为0.1μm的底层导电膜20；在接触孔19a的内部和上部填充有铂而形成了插塞21。在绝缘膜19的接触孔19a上，形成有与底层导电膜20及插塞21的上端面接触并包括由铂构成的下部电极25、由SrBi2Ta2O9构成的电容绝缘膜26以及由铂构成的上部电极27的电容元件28。

公开(公告)号：CN1082248C

公开(公告)日：2002-04-03

申请号：CN96102294.9

申请日：1996-06-12

Applicant: 松下电器产业株式会社

Inventor： 野间淳史 ,  上田大助

IPC: H01L27/00

CPC classification number: H01L28/40

Abstract: 在形成于半导体基板上边的基底绝缘膜的上边形成由下部电极、由强电介质构成的陶瓷电容器膜和上部电极构成的强电介质电容器。在半导体基板的上边形成层间绝缘膜，使得把强电介质电容器覆盖起来，并在层间绝缘膜的上边形成电极布线。在存在于上部电极的侧面和陶瓷电容器膜的上表面的交点与陶瓷电容器膜的侧面和下部电极的上表面的交点之间的陶瓷电容器膜的表面的长度L，和陶瓷电容器膜的厚度D之间，L≥2D的关系成立。

公开(公告)号：CN1155092C

公开(公告)日：2004-06-23

申请号：CN99109287.2

申请日：1999-06-25

Applicant: 松下电器产业株式会社

Inventor： 中尾圭策 ,  佐佐井洋一 ,  十代勇治 ,  野间淳史

IPC: H01L27/108 ,  H01L27/115 ,  H01L21/768 ,  H01L21/283 ,  H01L21/3205

CPC classification number: H01L28/65 ,  H01L27/10852 ,  H01L28/55

Abstract: 一种半导体装置及其制造方法，在覆盖衬底(11)上的晶体管(17)的绝缘膜(19)的接触孔(19a)中，撇开该接触孔19a的内部和上部，在其壁面和漏极区(15)上方形成有由铱构成的、膜厚约为0.1μm的底层导电膜(20)；在接触孔(19a)的内部和上部填充有铂而形成了插塞(21)。在绝缘膜(19)的接触孔(19a)上，形成有与底层导电膜(20)及插塞(21)的上端面接触并包括由铂构成的下部电极(25)、由SrBi2Ta2O9构成的电容绝缘膜(26)以及由铂构成的上部电极(27)的电容元件(28)。

公开(公告)号：CN1151542C

公开(公告)日：2004-05-26

申请号：CN98120107.5

申请日：1998-09-29

Applicant: 松下电器产业株式会社

Inventor： 古川秀利 ,  野间淳史 ,  田中毅 ,  石田秀俊 ,  上田大助

IPC: H01L21/02

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种电子器件及其制造方法是在基板上形成具有底部的介通孔后，在介通孔的至少侧壁上形成导电层。然后，为使导电层露出，将基板上介通孔形成侧的相反一侧的部分去除，对基板进行薄化处理。