-
公开(公告)号：CN101924132B
公开(公告)日：2013-05-01
申请号：CN201010144886.9
申请日：2010-03-18
Applicant: 株式会社东芝
Abstract: 本发明提供一种功率用半导体器件，其特征在于，具备：在n+漏层之上，横向交替配置的n柱层以及p柱层；设置在p柱层的表面的p基层；形成在p基层的表面的n源层；横向交替设置的表面p柱层以及表面n柱层；与n+漏层电连接的漏电极；在p基层、表面p柱层、以及表面n柱层之间隔着绝缘膜形成的栅电极；以及与p柱层和n源层的表面接合的源电极，表面p柱层设置在两个p基层之间设置的至少一个p柱层之上，设置在表面p柱层之下的p柱层的杂质浓度高于设置在p基层之下的p柱层的杂质浓度。
-
公开(公告)号：CN101866921B
公开(公告)日：2012-07-11
申请号：CN200911000119.4
申请日：2009-11-20
Applicant: 株式会社东芝
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0638 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/41741 , H01L29/7395 , H01L29/7811 , Y10S257/901
Abstract: 在元件部和终端部具有超结结构的纵型的功率半导体装置中，在超结结构的外周部表面上形成n型杂质层。由此，能够降低超结结构区的外周部表面的电场。因此，能够提供高耐压且高可靠性的纵型功率半导体装置。
-
公开(公告)号：CN101866951A
公开(公告)日：2010-10-20
申请号：CN201010143449.5
申请日：2010-03-17
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739 , H01L29/06 , H01L29/36
CPC classification number: H01L29/7811 , H01L29/0634 , H01L29/0696 , H01L29/1095 , H01L29/402 , H01L29/7395 , H01L29/7813
Abstract: 本发明提供半导体装置。本发明的晶体管包括第一导电型的第一半导体层、和具有沿着与第一半导体层的表面平行的方向交替排列了第一导电型的第二半导体层以及第二导电型的第三半导体层的柱结构的漂移层。相对上述漂移层并行并且交替配置了第一导电型的第四半导体层以及第二导电型的第五半导体层。第五半导体层具有比第四半导体层多的杂质量。相对第四以及第五半导体层并行且交替配置了第一导电型的第六半导体层以及第二导电型的第七半导体层。第七半导体层具有比第六半导体层少的杂质量。
-
公开(公告)号：CN101997034B
公开(公告)日：2014-06-25
申请号：CN201010263767.5
申请日：2010-08-25
Applicant: 株式会社东芝
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/0649 , H01L29/0653 , H01L29/0873 , H01L29/0878 , H01L29/1095 , H01L29/7843
Abstract: 本发明的一形态的电力半导体元件，在第一导电型的第一半导体层上，通过在沿着其表面的第一方向上周期性地重复而配置着第一导电型的第二半导体层及第二导电型的第三半导体层。在第一半导体层上形成着与其电气连接的第一主电极。第二导电型的第四半导体层以与第三半导体层连接的方式设置着。在所述第四半导体层表面，选择性地设置着第一导电型的第五半导体层。在第四半导体层及第五半导体层的表面，设置着与其电气连接的第二主电极。在第四半导体层、所述第五半导体层及所述第二半导体层的表面隔着栅极绝缘膜设置着控制电极。在第二半导体层中，形成着填埋沟槽而设置的第一绝缘膜。
-
Patent Agency Ranking
公开(公告)号：CN101794816B
公开(公告)日：2012-10-10
申请号：CN201010004023.1
申请日：2010-01-14
Applicant: 株式会社东芝
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/1095 , H01L29/66712 , H01L29/7397
Abstract: 本发明提供一种半导体器件，具备：第一导电型的半导体衬底；形成在半导体衬底上的第一导电型的第一半导体区；以及在第一半导体区内，相对于半导体衬底在衬底面方向上分别离开地形成的第二导电型的第二半导体区。关于第二半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量、与关于第一半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量之差，总是为正数，且从第二半导体区的两端的接合面中的半导体衬底侧的第一接合面的深度朝向第二半导体区的两端的接合面中的与第一接合面相反一侧的第二接合面的深度增加。
-
公开(公告)号：CN101866921A
公开(公告)日：2010-10-20
申请号：CN200911000119.4
申请日：2009-11-20
Applicant: 株式会社东芝
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0638 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/41741 , H01L29/7395 , H01L29/7811 , Y10S257/901
Abstract: 在元件部和终端部具有超结结构的纵型的功率半导体装置中，在超结结构的外周部表面上形成n型杂质层。由此，能够降低超结结构区的外周部表面的电场。因此，能够提供高耐压且高可靠性的纵型功率半导体装置。
-
公开(公告)号：CN101997034A
公开(公告)日：2011-03-30
申请号：CN201010263767.5
申请日：2010-08-25
Applicant: 株式会社东芝
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/0649 , H01L29/0653 , H01L29/0873 , H01L29/0878 , H01L29/1095 , H01L29/7843
Abstract: 本发明的一形态的电力半导体元件，在第一导电型的第一半导体层上，通过在沿着其表面的第一方向上周期性地重复而配置着第一导电型的第二半导体层及第二导电型的第三半导体层。在第一半导体层上形成着与其电气连接的第一主电极。第二导电型的第四半导体层以与第三半导体层连接的方式设置着。在所述第四半导体层表面，选择性地设置着第一导电型的第五半导体层。在第四半导体层及第五半导体层的表面，设置着与其电气连接的第二主电极。在第四半导体层、所述第五半导体层及所述第二半导体层的表面隔着栅极绝缘膜设置着控制电极。在第二半导体层中，形成着填埋沟槽而设置的第一绝缘膜。
-
公开(公告)号：CN101924132A
公开(公告)日：2010-12-22
申请号：CN201010144886.9
申请日：2010-03-18
Applicant: 株式会社东芝
Abstract: 本发明提供一种功率用半导体器件，其特征在于，具备：在n+漏层之上，横向交替配置的n柱层以及p柱层；设置在p柱层的表面的p基层；形成在p基层的表面的n源层；横向交替设置的表面p柱层以及表面n柱层；与n+漏层电连接的漏电极；在p基层、表面p柱层、以及表面n柱层之间隔着绝缘膜形成的栅电极；以及与p柱层和n源层的表面接合的源电极，表面p柱层设置在两个p基层之间设置的至少一个p柱层之上，设置在表面p柱层之下的p柱层的杂质浓度高于设置在p基层之下的p柱层的杂质浓度。
-
公开(公告)号：CN101794816A
公开(公告)日：2010-08-04
申请号：CN201010004023.1
申请日：2010-01-14
Applicant: 株式会社东芝
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/1095 , H01L29/66712 , H01L29/7397
Abstract: 本发明提供一种半导体器件，具备：第一导电型的半导体衬底；形成在半导体衬底上的第一导电型的第一半导体区；以及在第一半导体区内，相对于半导体衬底在衬底面方向上分别离开地形成的第二导电型的第二半导体区。关于第二半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量、与关于第一半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量之差，总是为正数，且从第二半导体区的两端的接合面中的半导体衬底侧的第一接合面的深度朝向第二半导体区的两端的接合面中的与第一接合面相反一侧的第二接合面的深度增加。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.02 seconds)
