公开(公告)号：CN1220492A

公开(公告)日：1999-06-23

申请号：CN98125582.5

申请日：1998-12-17

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 东修一郎 ,  冲永隆幸 ,  江俣孝司 ,  下石智明 ,  和田环 ,  西邦彦 ,  增田正亲 ,  管野利夫

IPC: H01L23/50 ,  H01L23/28

CPC classification number: H05K3/303 ,  H01L25/105 ,  H01L2225/1029 ,  H01L2225/107 ,  H01L2924/0002 ,  H05K2201/09781 ,  H05K2201/10462 ,  H05K2201/10484 ,  H05K2201/10568 ,  H05K2201/10681 ,  H05K2201/1078 ,  H05K2201/2036 ,  Y02P70/613 ,  H01L2924/00

Abstract: 通过将具有密封的存储芯片的载带封装(TCP)高密度地安装于布线板上,实现大存储尺寸的低轮廓外形电子装置(存储模块和存储卡)。更具体说,TCP由绝缘载带、形成于其一侧上的引线、密封有半导体芯片的封装树脂、及设置于两相对的短边上的一对支撑引线构成。一对支撑引线的作用是保持TCP与布线板的安装表面的恒定倾斜角度。通过改变垂直于安装表面的长度,可以将TCP安装成所需要的倾斜角度。

公开(公告)号：CN100341146C

公开(公告)日：2007-10-03

申请号：CN97102557.6

申请日：1997-02-25

Applicant: 株式会社日立制作所 ,  日立东部半导体株式会社

Inventor： 管野利夫 ,  津久井诚一郎 ,  常田健佑

IPC: H01L23/50 ,  H01L21/60 ,  H05K1/18

CPC classification number: H01L2224/48091 ,  H01L2224/4826 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种存储模块MM，其中的模块布线衬底5装配有用来任意转换待要输入到存储器1的功能转换脚FP0和FP1的功能转换信号的功能转换装置KK1和KK2。而且，利用这些功能转换装置KK1和KK2，功能转换信号被任意地从任何不连接、电源电压Vcc和地电位Vss转换。这些信号被一起输入到所有的安装的存储器1以转换和任意设定包括读出模式和刷新周期的各种功能。

公开(公告)号：CN1400606A

公开(公告)日：2003-03-05

申请号：CN02127185.2

申请日：2002-07-30

Applicant: 尔必达存储器股份有限公司 ,  日立东部半导体株式会社 ,  株式会社日立制作所

Inventor： 西尾洋二 ,  船场诚司 ,  柴田佳世子 ,  管野利夫 ,  池田博明 ,  饭塚拓夫 ,  反町正之

IPC: G11C8/00 ,  G11C11/4063

CPC classification number: G11C5/04 ,  G11C5/00 ,  G11C7/1072 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/222 ,  H03L7/0814

Abstract: 假设安装存储器装置数量的最大值，固定和设置外部延迟复制电路。要求的频带分为多个子频带，输出缓存器的延迟时间和内部延迟复制电路互相转换，使用每个子频带，从而设定内部延迟复制电路实际最大值和实际最小值。选择针能选择内部延迟复制电路的延迟时间，有必要有效保证内部时钟信号的设定时间和保持时间，延迟锁存环电路在要求频带的寄存器的锁存操作中，产生内部时钟信号，有可允许的存储器装置数目，不考虑频率的级别和安装存储器装置的数目。

公开(公告)号：CN1400514A

公开(公告)日：2003-03-05

申请号：CN02127186.0

申请日：2002-07-30

Applicant: 尔必达存储器股份有限公司 ,  日立东部半导体株式会社 ,  株式会社日立制作所

Inventor： 西尾洋二 ,  船场诚司 ,  柴田佳世子 ,  管野利夫 ,  池田博明 ,  饭塚拓夫 ,  反町正之

IPC: G06F1/10 ,  G06F12/00

CPC classification number: G11C7/109 ,  G11C7/1078 ,  G11C7/1087 ,  G11C8/06 ,  G11C2207/107

Abstract: 本发明涉及安装存储装置不受数量限制的寄存器和存储模块。第一和第二预处理触发器通过一时钟锁存输入到寄存器中的指令/地址信号，该时钟的频率是外部时钟信号和它的反相信号频率的1/2。因此，将指令/地址信号解压为一组信号，该组信号临时具有两倍的周期。例如，这组信号之一仅具有第偶数指令/地址信号的数据内容，而另一信号仅具有第奇数指令/地址信号的数据内容。因为这组信号的周期是指令/地址信号的两倍，第一和第二后处理触发器能根据由延迟锁定环路电路产生的内部时钟信号来锁存信号，在这种状态下，能够充分保证设置时间和保持时间。

公开(公告)号：CN1163479A

公开(公告)日：1997-10-29

申请号：CN97102557.6

申请日：1997-02-25

Applicant: 株式会社日立制作所 ,  日立东部半导体株式会社

Inventor： 管野利夫 ,  津久井诚一郎 ,  常田健佑

IPC: H01L23/50 ,  H01L21/60 ,  H05K1/18

CPC classification number: H01L2224/48091 ,  H01L2224/4826 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种存储模块MM，其中的模块布线衬底5装配有用来任意转换待要输入到存储器1的功能转换脚FP0和FP1的功能转换信号的功能转换装置KK1和KK2。而且，利用这些功能转换装置KK1和KK2，功能转换信号被任意地从任何不连接、电源电压VCC和地电位VSS转换。这些信号被一起输入到所有的安装的存储器1以转换和任意设定包括读出模式和刷新周期的各种功能。

公开(公告)号：CN1224874C

公开(公告)日：2005-10-26

申请号：CN02127186.0

申请日：2002-07-30

Applicant: 尔必达存储器股份有限公司 ,  日立东部半导体株式会社 ,  株式会社日立制作所

Inventor： 西尾洋二 ,  船场诚司 ,  柴田佳世子 ,  管野利夫 ,  池田博明 ,  饭塚拓夫 ,  反町正之

IPC: G06F1/10 ,  G06F12/00

CPC classification number: G11C7/109 ,  G11C7/1078 ,  G11C7/1087 ,  G11C8/06 ,  G11C2207/107

Abstract: 本发明涉及安装存储装置不受数量限制的寄存器和存储模块。第一和第二预处理触发器通过一时钟锁存输入到寄存器中的指令/地址信号，该时钟的频率是外部时钟信号和它的反相信号频率的1/2。因此，将指令/地址信号解压为一组信号，该组信号临时具有两倍的周期。例如，这组信号之一仅具有第偶数指令/地址信号的数据内容，而另一信号仅具有第奇数指令/地址信号的数据内容。因为这组信号的周期是指令/地址信号的两倍，第一和第二后处理触发器能根据由延迟锁定环路电路产生的内部时钟信号来锁存信号，在这种状态下，能够充分保证设置时间和保持时间。

公开(公告)号：CN1222037C

公开(公告)日：2005-10-05

申请号：CN00102664.X

申请日：2000-02-25

Applicant: 株式会社日立制作所

Inventor： 宫本俊夫 ,  西村朝雄 ,  管野利夫

IPC: H01L25/04 ,  H01L25/18 ,  H01L23/00

CPC classification number: H01L23/3114 ,  H01L23/49816 ,  H01L23/5386 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/16 ,  H01L2225/1005 ,  H01L2225/107 ,  H01L2924/01046 ,  H01L2924/01055 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/3511 ,  H05K1/181 ,  H05K2201/10159 ,  H05K2201/10674 ,  H05K2201/10689 ,  H05K2203/1572 ,  Y02P70/611

Abstract: 提高半导体芯片的安装密度和存储器组件的容量以及适应高速总线的存储器组件。此存储器组件包含多个具有作为外部端子的突出端子和用来使突出端子之间的间距扩大成大于半导体芯片的键合电极之间的间距的布线部分的WPP、具有半导体芯片、作为外部端子的外引线、并经由电连接到半导体芯片的键合电极的外引线安装的TSOP、以及支持WPP和TSOP的组件板，其中的WPP和TSOP借助于同时回流而以混合方式安装在组件板上。

公开(公告)号：CN1213175A

公开(公告)日：1999-04-07

申请号：CN98119592.X

申请日：1998-09-25

Applicant: 株式会社日立制作所 ,  日立超爱尔爱斯爱系统股份有限公司

Inventor： 增田正规 ,  和田环 ,  杉山道昭 ,  西泽裕孝 ,  管野利夫 ,  高桥康 ,  川村昌靖

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L24/06 ,  H01L23/4951 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/06136 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4826 ,  H01L2224/48599 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/85201 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01039 ,  H01L2924/01055 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30105 ,  H01L2924/3011 ,  Y10T29/49121 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85399

Abstract: 一种半导体器件,包括:树脂模,配置在所述树脂模中并具有形成其前表面和后表面以外的前表面上的外部端子的两半导体芯片,和从树脂模内部延伸到外边的引线,其中,每个所述引线在至少树脂模中分支为两个,一个分支引线固定到一个半导体芯片表面上并通过导线与其表面上的外部端子电连接,另一分支引线固定到另一半导体芯片的表面上并通过导线与其表面上的外部端子电连接,两半导体芯片以它们的后表面彼此相对的状态一个叠置在另一个上。

公开(公告)号：CN1218324C

公开(公告)日：2005-09-07

申请号：CN02127185.2

申请日：2002-07-30

Applicant: 尔必达存储器股份有限公司 ,  日立东部半导体株式会社 ,  株式会社日立制作所

Inventor： 西尾洋二 ,  船场诚司 ,  柴田佳世子 ,  管野利夫 ,  池田博明 ,  饭塚拓夫 ,  反町正之

IPC: G11C8/00 ,  G11C11/4063

CPC classification number: G11C5/04 ,  G11C5/00 ,  G11C7/1072 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/222 ,  H03L7/0814

Abstract: 假设安装存储器装置数量的最大值，固定和设置外部延迟复制电路。要求的频带分为多个子频带，输出缓存器的延迟时间和内部延迟复制电路互相转换，使用每个子频带，从而设定内部延迟复制电路实际最大值和实际最小值。选择针能选择内部延迟复制电路的延迟时间，有必要有效保证内部时钟信号的设定时间和保持时间，延迟锁存环电路在要求频带的寄存器的锁存操作中，产生内部时钟信号，有可允许的存储器装置数目，不考虑频率的级别和安装存储器装置的数目。

公开(公告)号：CN1624889A

公开(公告)日：2005-06-08

申请号：CN200410056222.1

申请日：1998-09-25

Applicant: 株式会社日立制作所 ,  日立超爱尔爱斯爱系统股份有限公司

Inventor： 增田正规 ,  和田环 ,  杉山道昭 ,  西泽裕孝 ,  管野利夫 ,  高桥康 ,  川村昌靖

IPC: H01L21/60 ,  H01L23/50 ,  H01L25/065

CPC classification number: H01L24/06 ,  H01L23/4951 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/06136 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4826 ,  H01L2224/48599 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/85201 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01039 ,  H01L2924/01055 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30105 ,  H01L2924/3011 ,  Y10T29/49121 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85399

Abstract: 一种半导体器件，包括：树脂模，配置在所述树脂模中并具有形成其前表面和后表面以外的前表面上的外部端子的两半导体芯片，和从树脂模内部延伸到外边的引线，其中，每个所述引线在至少树脂模中分支为两个，一个分支引线固定到一个半导体芯片表面上并通过导线与其表面上的外部端子电连接，另一分支引线固定到另一半导体芯片的表面上并通过导线与其表面上的外部端子电连接，两半导体芯片以它们的后表面彼此相对的状态一个叠置在另一个上。