具有不同阈值电压的位线钳位晶体管的感测电路

    公开(公告)号:CN109036481B

    公开(公告)日:2022-07-12

    申请号:CN201810218217.8

    申请日:2018-03-16

    Abstract: 提供了基于数据模式或诸如不均匀的沟道宽度的物理不均匀性模式来在感测操作期间增强存储器串的沟道中的电流的技术。在一个方面中,感测电路针对典型地将元数据储存在高编程状态中的存储器串进行修改。这些感测电路中的位线钳位晶体管可以配置有相对低的阈值电压,导致相对高的钳位电压,这继而造成在感测期间的更高的串电流。更低的阈值电压可以通过更短的控制栅极长度、更小的氧化物厚度、更低的氧化物介电常数或者更大的源极和/或漏极掺杂浓度中的至少一个来实现。在另一方面中,被期望为通常储存高状态的数据的存储器串以相对更厚的沟道和/或更大的掺杂浓度来制造。

    将存储器单元分组为子区块用于编程速度的统一性

    公开(公告)号:CN108461106B

    公开(公告)日:2022-02-22

    申请号:CN201810149237.4

    申请日:2018-02-13

    Abstract: 将三维堆叠的存储器器件配置为提供形成在存储器孔中的存储器串的不同集合的统一编程速度。在从字线层移除牺牲材料的过程中,当存储器孔与引入蚀刻剂的字线层的边缘相对更近时,相对更多地蚀刻掉存储器孔中的阻挡氧化物层。更薄的阻挡氧化物层与更快的编程速度相关联。为了补偿,一起编程字线层的边缘处的存储器串,与内部的存储器串的编程步骤分离。与边缘的存储器串相比,编程操作可以使用更高的初始编程电压来编程内部的存储器串。

    均衡存储器单元的不同块的擦除深度

    公开(公告)号:CN109791793B

    公开(公告)日:2023-06-27

    申请号:CN201780059144.6

    申请日:2017-09-09

    Abstract: 本发明公开了存储器设备和相关联技术,它们为存储器单元的不同块提供均匀的擦除深度,所述存储器单元的不同块与电压源的通道栅极的距离不同。在一种方法中,存储器串的源极侧选择栅极晶体管的电压是所述距离的递减函数。在另一种方法中,存储器串的源极端处的擦除电压的量值或持续时间是所述距离的递增函数。相邻的块可以被布置在子集中并且被视为处于共同的距离。在另一种方法中,当块的距离超过阈值时,可以施加附加的擦除脉冲。其他变量诸如初始擦除电压和步长大小也可以作为距离的函数进行调节。

Patent Agency Ranking