公开(公告)号：CN105788630A

公开(公告)日：2016-07-20

申请号：CN201511035753.7

申请日：2015-11-18

Applicant: 德尔福技术有限公司

Inventor： J·T·博林

IPC: G11C11/56 ,  G11C16/34

CPC classification number: G11C29/04 ,  G11C5/005 ,  G11C7/14 ,  G11C7/24 ,  G11C13/0004 ,  G11C13/0021 ,  G11C16/349 ,  G11C29/24 ,  G11C29/52 ,  G11C2029/0409 ,  G11C11/5642 ,  G11C16/3477

Abstract: 公开了一种具有数据有效性检查的存储器设备。用于存储数据的存储器设备(10)包括存储器单元(14)和测试单元(16)。该存储器单元(14)被配置为基于该存储器单元(14)的阈值电压指示数据值。该测试单元(16)被配置为指示存储在该存储器单元(14)中的数据值的有效性等级。在暴露于诸如高温和/或X射线辐射之类的环境条件后确定该有效性等级。该有效性等级基于从暴露于该环境条件之前的该测试单元的(16)初始阈值电压到暴露于该环境条件后的该测试单元(16)的变化的阈值电压的测试变化(22)。当该测试变化(22)大于阈值时，将该有效性等级表征为无效。

公开(公告)号：CN101461009A

公开(公告)日：2009-06-17

申请号：CN200680043551.X

申请日：2006-11-21

Applicant: 爱特梅尔公司

Inventor： 埃米尔·兰布朗克

IPC: G11C11/34

CPC classification number: G11C16/14 ,  G11C16/0433 ,  G11C16/12 ,  G11C16/344 ,  G11C16/3454 ,  G11C16/3477 ,  G11C16/3486

Abstract: 一种用于对闪速存储阵列进行编程的方法，包括：将电流源(410)和电势源中的至少一者耦合到闪速存储阵列中的至少一个选中位线(BL)，通过比较器(430)监视阵列VSS线(AVSS)的电势VAVSS，允许阵列VSS线(AVSS)电浮动直到电势VAVSS近似等于基准电势Vref，以及通过将所述电流源(430)和电势源中的至少一者去耦来终止编程。

公开(公告)号：CN101350223A

公开(公告)日：2009-01-21

申请号：CN200810096284.3

申请日：2008-05-08

Applicant: 旺宏电子股份有限公司

Inventor： 黄俊仁 ,  陈嘉荣 ,  何信义

IPC: G11C16/08 ,  G11C16/10

CPC classification number: G11C16/10 ,  G11C16/3477

Abstract: 本发明公开了一种非易失性存储器及其操作方法。非易失性存储器包括存储单元阵列、第一虚拟单元阵列、地址译码单元及同步编程电路。存储单元阵列包括一第一存储单元，而第一虚拟单元阵列包括一第一虚拟单元。第一虚拟单元系相邻于存储单元阵列之边缘一侧，且与第一存储单元相对应。地址译码单元接收一地址信号以进行译码，且当该地址信号为第一虚拟单元之相对地址时，同步编程电路控制第一虚拟单元与第一存储单元被同步地编程。

公开(公告)号：CN101253572A

公开(公告)日：2008-08-27

申请号：CN200680031644.0

申请日：2006-06-13

Applicant: 爱特梅尔公司

Inventor： 妮克拉·泰莱科 ,  维克托·恩古耶

IPC: G11C11/34

CPC classification number: G11C16/3468 ,  G11C16/26 ,  G11C16/3477

Abstract: 本发明涉及半导体存储器，且特定来说涉及非易失性或快闪存储器以及减小存储器阵列(301)中任何过擦除的存储器单元的影响的方法。当读取存储器单元(M1 231、M2 232)时，向至少一个目标存储器单元的控制栅极(CGN)施加读取电压(306)，且还向与所述目标存储器单元在同一行中的至少另一个存储器单元的控制栅极(CGN－2，CGN+2，...)施加低于过擦除的存储器单元阈值电压的负偏置电压(308)。向这些其它存储器单元施加负偏置电压使附近的单元关断，以在读取、编程或擦除操作期间隔离可能来自过擦除的存储器单元的电流。

公开(公告)号：CN1574098A

公开(公告)日：2005-02-02

申请号：CN200410006760.X

申请日：2004-02-26

Applicant: 旺宏电子股份有限公司

Inventor： 叶致锴 ,  蔡文哲 ,  卢道政

IPC: G11C16/14 ,  G11C16/06

CPC classification number: G11C16/344 ,  G11C16/0466 ,  G11C16/16 ,  G11C16/3445 ,  G11C16/3477

Abstract: 本发明提供一种具最佳存储器擦除功能的非易失性存储器及相应的方法，特别是一种擦除非易失性存储器的方法，该非易失性存储器包括一源极、一栅极、一漏极、一沟道和一捕获层。根据本发明的一较佳实施例的方法总体上包括以下步骤：施加一非零栅极电压于该栅极、施加一非零源极电压于该源极、在每一擦除击发时施加一非零漏极电压于该漏极并且其中该漏极电压的幅值总体上高于该源极电压、在该非易失性存储中产生热空穴、注入该产生的热空穴于该漏结附近的捕获层中，以及相应地擦除该非易失性存储器。根据本发明另一实施例的擦除方法包括在每一擦除击发之后进行一验证步骤，以用于验证非易失性存储器的存储器擦除，以及如果该存储器擦除未被验证时则重复根据本发明的过程步骤。

公开(公告)号：CN1149183A

公开(公告)日：1997-05-07

申请号：CN95105499.6

申请日：1995-05-18

Applicant: 株式会社日立制作所 ,  日立ULSI工程株式会社 ,  日立东部半导体株式会社

Inventor： 高桥正人 ,  小田桐美智子 ,  古野毅 ,  古泽和则 ,  和田正志

IPC: G11C7/00 ,  H01L27/78

CPC classification number: G11C16/3477 ,  G11C16/16 ,  G11C16/3409 ,  G11C16/3445 ,  G11C16/3468

Abstract: 一个提供有存储单元可成批擦除的不挥发存储装置，通过程序操作，释放积累在浮栅上的电子电荷，适合执行擦除操作。执行次序为读擦除单位的存储单元，并在这些不挥发存储单元上执行预写操作；用相对大能量，对所说擦除单位的不挥发存储单元高速执行批擦除操作；对全部擦除了的不挥发存储单元执行读操作，并在这些不挥发存储单元上执行写操作；用相对小的能量，对所说擦除单位的不挥发存储单元低速执行批擦除操作。

公开(公告)号：CN108711442A

公开(公告)日：2018-10-26

申请号：CN201810089420.X

申请日：2018-01-30

Applicant: 苏州大学

Inventor： 张立军 ,  季爱明 ,  吴澄 ,  陈泽翔 ,  桑胜男 ,  马亚奇 ,  刘金陈 ,  佘一奇

IPC: G11C16/26 ,  G11C16/04 ,  G11C16/34

CPC classification number: G11C16/26 ,  G11C16/045 ,  G11C16/3422 ,  G11C16/3477 ,  G11C16/3486

Abstract: 本发明公开了一种改进的差分架构SONOS Flash存储单元及存储器，该存储单元包括差分对称分布的两个完全相同的SONOS晶体管M1和SONOS晶体管M2，所述SONOS晶体管M1和SONOS晶体管M2的栅极相连，作为整个存储单元的字线;所述SONOS晶体管M1和SONOS晶体管M2的漏极分别连接存储单元的两根源线SL1和SL2;所述SONOS晶体管M1和SONOS晶体管M2的源极分别作为存储单元的两根位线BL1和BL2，并作为一组差分对输入到灵敏放大器中；还包括跨接在所述SONOS晶体管M1和SONOS晶体管M2的栅极的公共端与源线SL1和SL2的公共端之间的PBTI恢复电路。本发明能够有效避免采用基准电路带来的不匹配问题，极大地提高读取的稳定性，同时能够减少PBTI的影响。

公开(公告)号：CN107863127A

公开(公告)日：2018-03-30

申请号：CN201711048779.4

申请日：2017-10-31

Applicant: 杭州迪普科技股份有限公司

Inventor： 王亚亮

IPC: G11C16/14 ,  G11C16/34 ,  G06F3/06

CPC classification number: G11C16/14 ,  G06F3/0614 ,  G06F3/064 ,  G06F3/0652 ,  G11C16/3477

Abstract: 本申请提供一种存储设备存储单元选择方法，所述方法包括：在存储设备接收到数据的情况下，根据预设规则确定目标存储单元；判断所述目标存储单元是否处于写保护状态；在所述目标存储单元未处于写保护状态的情况下，获取所述目标存储单元记录的已有擦写次数；将所述目标存储单元记录的已有擦写次数加1与预设阈值进行比较；在所述目标存储单元记录的已有擦写次数加1未超过预设阈值的情况下，将存储设备接收的数据存储到所述目标存储单元。

公开(公告)号：CN101447228B

公开(公告)日：2012-08-22

申请号：CN200810182184.2

申请日：2008-11-24

Applicant: 旺宏电子股份有限公司

Inventor： 郭明昌

IPC: G11C16/02 ,  G11C16/30 ,  H01L27/115

CPC classification number: G11C16/0466 ,  G11C16/3468 ,  G11C16/3477 ,  G11C16/3486

Abstract: 本发明公开了一种执行存储器的操作的方法。该存储单元包含一衬底，一第一极性区及一第二极性区。该第一极性区及该第二极性区形成在具有一沟道区域的衬底上。一介电层形成于该沟道区域上，以及一导电栅极形成于该介电层上。该方法包含对该导电栅极于一第一段时间内施加一第一电压，接着重复地对该导电栅极于一第二段时间内施加一第二电压。该第一电压值不同于该第二电压值。分别地对该第一极性区施加一第三电压，以及对该第二极性区施加一第四电压。

公开(公告)号：CN101199024A

公开(公告)日：2008-06-11

申请号：CN200680009994.7

申请日：2006-03-29

Applicant: 桑迪士克股份有限公司

Inventor： 东谷正昭

IPC: G11C16/04 ,  G11C16/16

CPC classification number: G11C16/3445 ,  G11C8/08 ,  G11C11/5628 ,  G11C11/5635 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/12 ,  G11C16/16 ,  G11C16/3404 ,  G11C16/3409 ,  G11C16/345 ,  G11C16/3454 ,  G11C16/3468 ,  G11C16/3472 ,  G11C16/3477 ,  G11C2211/5621 ,  G11C2216/18

Abstract: 在擦除操作期间改变施加至非易失性存储器系统的存储器单元的电压条件，以使选择存储器单元与所述系统中当前正被擦除的其它存储器单元的擦除行为均衡化。所改变的条件可补偿NAND串内的电容性耦合电压。在偏置NAND串以进行擦除操作并开始施加擦除电压脉冲后，可使一个或一个以上内部存储器单元的字线浮动。通过使所选内部字线浮动，在耦合至其的单元的隧道电介质区域上所形成的峰值擦除电位从其正常电平降低。因此，这些单元的擦除速率被减慢以大致匹配所述串中较慢擦除的末端存储器单元。可在不同的时间使不同的字线浮动以使不同存储器单元的擦除行为改变不同的量。