-
公开(公告)号：CN100419903C
公开(公告)日：2008-09-17
申请号：CN03823117.4
申请日：2003-07-22
Applicant: 索尼株式会社
CPC classification number: G11C14/0081 , G11C11/005 , G11C11/14
Abstract: 本发明的一个目的是提供一种复合存储电路，其包括包含相互并联的易失性存储电路和非易失性存储电路的存储电路，通过向非易失性存储电路存储与存储在易失性存储电路中相同的存储信息，该复合存储电路布置成具有瞬时接通功能，并能减少功耗，还提供一种包括该复合存储电路的半导体装置。根据本发明，在复合存储电路和包括该复合存储电路的半导体装置中，提供了判定电路用于当向非易失性存储电路写入易失性存储电路中存储的存储信息时，比较存储在易失性存储电路中的第一存储信息与已经存储在非易失性存储电路中的第二存储信息，所述复合存储电路包括相互并联的易失性存储电路和非易失性存储电路，并且仅当第一存储信息与第二存储信息不一致时，才向非易失性存储电路写入第一存储信息。
-
公开(公告)号：CN1790540A
公开(公告)日：2006-06-21
申请号：CN200510120135.2
申请日：2005-11-04
Applicant: 索尼株式会社
IPC: G11C7/00 , G11C16/06 , H01L27/10 , H01L27/115
CPC classification number: G11C13/0064 , G11C13/004 , G11C13/0069 , G11C2013/0054 , G11C2213/79
Abstract: 一种存储器包括：以矩阵形式排列的存储元件，每个存储元件具有下述特性，当将电平等于或者高于第一阈值信号的电平的电信号施加给存储元件时，其电阻从高值变为低值，以及当将电平等于或者高于第二阈值信号的电平的电信号施加给存储元件时，其电阻从低值变为高值，所述第一和第二阈值信号的极性彼此不同；电路，用于施加电信号给存储元件；以及检测单元，每个用于测量从开始施加电信号时起流过对应存储元件的电流或者施加给对应存储元件的电压，以便检测电阻是高还是低。
-
公开(公告)号：CN1714402A
公开(公告)日：2005-12-28
申请号：CN03807918.6
申请日：2003-02-07
Applicant: 索尼株式会社
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 通过提高使用铁磁隧道结器件的磁存储装置的电迁移的电阻来防止磁存储装置出现故障。使用铁磁隧道结器件的磁存储装置通过在隧道势垒层的上面和背面分别层叠固定磁化层和自由磁化层来形成由铁磁隧道结器件，并且使字线在铁磁隧道结器件的固定磁化层的磁化方向上延伸以及使位线在与铁磁隧道结器件的固定磁化层的磁化方向垂直方向上延伸，以便允许通过反转流过位线的电流的方向来把两种不同的存储状态写入铁磁隧道结器件中，其中，在写入铁磁隧道结器件时，把流过字线的电流的方向反转到与固定磁化层的磁化方向相同的方向或相反的方向。
-
公开(公告)号：CN1685439A
公开(公告)日：2005-10-19
申请号：CN03823117.4
申请日：2003-07-22
Applicant: 索尼株式会社
CPC classification number: G11C14/0081 , G11C11/005 , G11C11/14
Abstract: 本发明的一个目的是提供一种复合存储电路，其包括包含相互并联的易失性存储电路和非易失性存储电路的存储电路，通过向非易失性存储电路存储与存储在易失性存储电路中相同的存储信息，该复合存储电路布置成具有瞬时接通功能，并能减少功耗，还提供一种包括该复合存储电路的半导体装置。根据本发明，在复合存储电路和包括该复合存储电路的半导体装置中，提供了判定电路用于当向非易失性存储电路写入易失性存储电路中存储的存储信息时，比较存储在易失性存储电路中的第一存储信息与已经存储在非易失性存储电路中的第二存储信息，所述复合存储电路包括相互并联的易失性存储电路和非易失性存储电路，并且仅当第一存储信息与第二存储信息不一致时，才向非易失性存储电路写入第一存储信息。
-
公开(公告)号：CN100527276C
公开(公告)日：2009-08-12
申请号：CN200610110822.0
申请日：2006-06-02
Applicant: 索尼株式会社
CPC classification number: G11C11/22 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C2213/31 , G11C2213/79
Abstract: 一种存储设备，包括以矩阵形式排列的存储单元。每个存储单元包括：存储元件，当施加第一阈值电平或更高的电信号时，该存储元件的电阻从高状态变为低状态，并且当施加其极性不同于第一阈值电平或更高的电信号的极性的第二阈值电平或更高的电信号时，该存储元件的电阻从低状态变为高状态；以及电路元件，与该存储元件串联。在把擦除电压施加到当前正在执行擦除的至少一个存储单元的状态下，从该施加开始经过预定时间后，将擦除电压施加到随后将要执行擦除的至少一个存储单元上。
-
Patent Agency Ranking
公开(公告)号：CN100338777C
公开(公告)日：2007-09-19
申请号：CN03825374.7
申请日：2003-09-18
Applicant: 索尼株式会社
IPC: H01L27/105 , H01L43/08 , G11C11/15
CPC classification number: H01L27/222
Abstract: 本发明提供一种互补型磁存储装置，其可以将存储数据精确地写入到一对铁磁隧道结元件中，从而提高了可靠性。互补型磁存储装置中，相反的存储数据存储在第一铁磁隧道结元件和第二铁磁隧道结元件中。第一铁磁隧道结元件和第二铁磁隧道结元件邻近地形成在半导体基板上。线圈状第一写入布线形成在第一铁磁隧道结元件周围，线圈状第二写入布线形成在第二铁磁隧道结元件周围，使得第一写入布线的缠绕方向和第二写入布线的缠绕方向相反。
-
公开(公告)号：CN1897158A
公开(公告)日：2007-01-17
申请号：CN200610110822.0
申请日：2006-06-02
Applicant: 索尼株式会社
CPC classification number: G11C11/22 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C2213/31 , G11C2213/79
Abstract: 一种存储设备，包括以矩阵形式排列的存储单元。每个存储单元包括：存储元件，当施加第一阈值电平或更高的电信号时，该存储元件的电阻从高状态变为低状态，并且当施加其极性不同于第一阈值电平或更高的电信号的极性的第二阈值电平或更高的电信号时，该存储元件的电阻从低状态变为高状态；以及电路元件，与该存储元件串联。在把擦除电压施加到当前正在执行擦除的至少一个存储单元的状态下，从该施加开始经过预定时间后，将擦除电压施加到随后将要执行擦除的至少一个存储单元上。
-
公开(公告)号：CN1983443B
公开(公告)日：2010-09-08
申请号：CN200610063914.8
申请日：2006-09-12
Applicant: 索尼株式会社
IPC: G11C11/00
CPC classification number: G11C13/0011 , G11C13/0007 , G11C13/0069 , G11C2013/009 , G11C2213/31 , G11C2213/79
Abstract: 存储装置包括存储器单元，存储器单元具有存储元件和与所述存储元件串联连接的电路元件，所述存储元件具有这样的特性，通过被供给等于或高于第一阈值电压的电压而从高电阻值状态改变到低电阻值状态，并且通过被供给等于或高于第二阈值电压的电压而从低电阻值状态改变到高电阻值状态，所述第二阈值电压与所述第一阈值电压极性不同，其中，令R为写之后的所述存储元件的电阻值，V为所述第二阈值电压，并且I为在擦除时可以通过所述存储元件的电流，R≥V/I。
-
公开(公告)号：CN100541654C
公开(公告)日：2009-09-16
申请号：CN200610121391.8
申请日：2006-07-13
Applicant: 索尼株式会社
IPC: G11C11/21
CPC classification number: H01L27/2472 , G11C13/0007 , G11C13/0011 , G11C2213/31 , G11C2213/79 , H01L27/2436 , H01L45/085 , H01L45/1233 , H01L45/1266 , H01L45/146
Abstract: 为了解决高速驱动的困难性，本发明提供一种存储器件，包括：多个存储单元，每一存储单元包括具有存储层和夹着存储层的第一和第二电极的存储元件，多个存储单元被划分为m列乘以n行的存储块(m和n都是不小于1的整数，m+n≥3)，同一存储块中的存储元件具有由存储元件所共有的单个层形成的第一电极；以及电压施加装置，其向存储块的第一电极施加任一电压。本发明中，通过将单个极板拆分以形成分立极板并且彼此独立地向相应分立极板施加电压而能够提高驱动速度，且很容易地执行构图。
-
公开(公告)号：CN100481254C
公开(公告)日：2009-04-22
申请号：CN200510107643.7
申请日：2005-09-29
Applicant: 索尼株式会社
CPC classification number: G11C13/02 , G11C13/0069 , G11C2213/79
Abstract: 一种存储装置，包括存储器件，所述存储器件每个都具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加，允许存储元件从高电阻值状态转换到低电阻值状，以及不低于第二阈值信号的电信号的施加，允许存储元件从低电阻值状态转换到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；所述存储器件每个都具有电路元件，与存储元件串联以作为负载，其中，存储器件以矩阵排列，且每个存储器件的端子之一与公共线连接；并且其中向公共线施加在电源电势和接地电势之间的中间电势。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.022 seconds)
