-
公开(公告)号：CN1779848B
公开(公告)日：2010-05-26
申请号：CN200510107038.X
申请日：2005-09-27
Applicant: 索尼株式会社
CPC classification number: G11C11/22 , G11C13/0007 , G11C13/0038 , G11C13/004 , G11C13/0069 , G11C2013/0066 , G11C2213/79
Abstract: 本发明提出了一种存储器件，它包括：沿着行方向排列的源线；沿着列方向排列的位线；在源线和位线的相交处布置的存储元件；与位线的一端连接并且向所述位线施加预定电压的写电路；以及连接到离位线的另一端最近的存储元件的电压调整电路；其中，所述电压调整电路将被施加到离所述位线的所述另一端最近的存储元件的电压与设置电压相比较，由此调整所述写电路向位线施加的电压。
-
公开(公告)号：CN1779851A
公开(公告)日：2006-05-31
申请号：CN200510114006.2
申请日：2005-10-13
Applicant: 索尼株式会社
CPC classification number: G11C13/00 , G11C13/0069 , G11C2013/0078 , G11C2013/009 , G11C2213/79
Abstract: 一种存储器件，包括：存储元件，具有这样的特性：作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，其中所述第二门限信号的极性与第一门限信号的极性不同；以及电路元件，与存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列，其中，在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
-
公开(公告)号：CN1714402B
公开(公告)日：2012-05-23
申请号：CN03807918.6
申请日：2003-02-07
Applicant: 索尼株式会社
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 通过提高使用铁磁隧道结器件的磁存储装置的电迁移的电阻来防止磁存储装置出现故障。使用铁磁隧道结器件的磁存储装置通过在隧道势垒层的上面和背面分别层叠固定磁化层和自由磁化层来形成由铁磁隧道结器件，并且使字线在铁磁隧道结器件的固定磁化层的磁化方向上延伸以及使位线在与铁磁隧道结器件的固定磁化层的磁化方向垂直方向上延伸，以便允许通过反转流过位线的电流的方向来把两种不同的存储状态写入铁磁隧道结器件中，其中，在写入铁磁隧道结器件时，把流过字线的电流的方向反转到与固定磁化层的磁化方向相同的方向或相反的方向。
-
公开(公告)号：CN100538874C
公开(公告)日：2009-09-09
申请号：CN03806891.5
申请日：2003-02-07
Applicant: 索尼株式会社
IPC: G11C11/15
CPC classification number: G11C11/005 , G11C14/00
Abstract: 本发明的目的是提供一种能够高速执行写入操作和读出操作的复合存储电路，由此来提供一种能够实现瞬时接通和瞬时关机功能的半导体装置。复合存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息和易失性存储电路中存储的信息相同。另外，随着对易失性存储电路的供电下降，易失性存储电路中的存储信息被写入非易失性存储电路。在电源故障或供电下降之后恢复供电时再从非易失性存储电路将存储信息送回易失性存储电路。还有一种由所述复合存储电路组成的半导体装置。
-
公开(公告)号：CN100511473C
公开(公告)日：2009-07-08
申请号：CN200610103086.6
申请日：2006-07-10
Applicant: 索尼株式会社
CPC classification number: G11C13/0011 , G11C11/5614 , G11C11/5678 , G11C13/0004 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0076 , G11C2213/79
Abstract: 本发明提供一种存储器件，它包括存储元件、电路元件和写入控制部件。所述存储单元具有下述特性：所述特性表现出由于施加至少等于第一门限信号的电信号，电阻从大值改变到小值，而由于施加至少等于第二门限信号的电信号，电阻从小值改变到大值，所述第二门限信号具有与第一门限信号相反的极性。所述电路元件与所述存储元件串联。所述写入控制部件被配置成执行第一写入操作，检测在第n写入操作后由存储元件表现出的电阻，其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且执行第(n+1)写入操作。
-
Patent Agency Ranking
公开(公告)号：CN1892902A
公开(公告)日：2007-01-10
申请号：CN200610103086.6
申请日：2006-07-10
Applicant: 索尼株式会社
CPC classification number: G11C13/0011 , G11C11/5614 , G11C11/5678 , G11C13/0004 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0076 , G11C2213/79
Abstract: 本发明提供一种存储器件，它包括存储元件、电路元件和写入控制部件。所述存储单元具有下述特性：所述特性表现出由于施加至少等于第一门限信号的电信号，电阻从大值改变到小值，而由于施加至少等于第二门限信号的电信号，电阻从小值改变到大值，所述第二门限信号具有与第一门限信号相反的极性。所述电路元件与所述存储元件串联。所述写入控制部件被配置成执行第一写入操作，检测在第n写入操作后由存储元件表现出的电阻，其中n大于等于1，将所检测到的电阻与所述设置值相比较，并且执行第(n+1)写入操作。
-
公开(公告)号：CN100527276C
公开(公告)日：2009-08-12
申请号：CN200610110822.0
申请日：2006-06-02
Applicant: 索尼株式会社
CPC classification number: G11C11/22 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C2213/31 , G11C2213/79
Abstract: 一种存储设备，包括以矩阵形式排列的存储单元。每个存储单元包括：存储元件，当施加第一阈值电平或更高的电信号时，该存储元件的电阻从高状态变为低状态，并且当施加其极性不同于第一阈值电平或更高的电信号的极性的第二阈值电平或更高的电信号时，该存储元件的电阻从低状态变为高状态；以及电路元件，与该存储元件串联。在把擦除电压施加到当前正在执行擦除的至少一个存储单元的状态下，从该施加开始经过预定时间后，将擦除电压施加到随后将要执行擦除的至少一个存储单元上。
-
公开(公告)号：CN100338777C
公开(公告)日：2007-09-19
申请号：CN03825374.7
申请日：2003-09-18
Applicant: 索尼株式会社
IPC: H01L27/105 , H01L43/08 , G11C11/15
CPC classification number: H01L27/222
Abstract: 本发明提供一种互补型磁存储装置，其可以将存储数据精确地写入到一对铁磁隧道结元件中，从而提高了可靠性。互补型磁存储装置中，相反的存储数据存储在第一铁磁隧道结元件和第二铁磁隧道结元件中。第一铁磁隧道结元件和第二铁磁隧道结元件邻近地形成在半导体基板上。线圈状第一写入布线形成在第一铁磁隧道结元件周围，线圈状第二写入布线形成在第二铁磁隧道结元件周围，使得第一写入布线的缠绕方向和第二写入布线的缠绕方向相反。
-
公开(公告)号：CN1897158A
公开(公告)日：2007-01-17
申请号：CN200610110822.0
申请日：2006-06-02
Applicant: 索尼株式会社
CPC classification number: G11C11/22 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C2213/31 , G11C2213/79
Abstract: 一种存储设备，包括以矩阵形式排列的存储单元。每个存储单元包括：存储元件，当施加第一阈值电平或更高的电信号时，该存储元件的电阻从高状态变为低状态，并且当施加其极性不同于第一阈值电平或更高的电信号的极性的第二阈值电平或更高的电信号时，该存储元件的电阻从低状态变为高状态；以及电路元件，与该存储元件串联。在把擦除电压施加到当前正在执行擦除的至少一个存储单元的状态下，从该施加开始经过预定时间后，将擦除电压施加到随后将要执行擦除的至少一个存储单元上。
-
公开(公告)号：CN1779848A
公开(公告)日：2006-05-31
申请号：CN200510107038.X
申请日：2005-09-27
Applicant: 索尼株式会社
CPC classification number: G11C11/22 , G11C13/0007 , G11C13/0038 , G11C13/004 , G11C13/0069 , G11C2013/0066 , G11C2213/79
Abstract: 本发明提出了一种存储器件，它包括：沿着行方向排列的源线；沿着列方向排列的位线；在源线和位线的相交处布置的存储元件；与位线的一端连接并且向所述位线施加预定电压的写电路；以及连接到离位线的另一端最近的存储元件的电压调整电路；其中，所述电压调整电路将被施加到离所述位线的所述另一端最近的存储元件的电压与设置电压相比较，由此调整所述写电路向位线施加的电压。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
