-
公开(公告)号：CN108735758B
公开(公告)日：2023-04-07
申请号：CN201810372353.2
申请日：2018-04-24
Applicant: 美光科技公司
Abstract: 本申请是针对竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法。所述方法包括形成在竖向方向上处于上部堆叠与下部堆叠之间的介入结构，所述上部堆叠和所述下部堆叠分别包括有包括不同组分材料的交替层。所述介入结构被形成为包括竖向延伸的掺杂剂扩散阻挡层和横向中央材料，所述横向中央材料在所述掺杂剂扩散阻挡层的横向内侧且其中具有掺杂剂。所述掺杂剂中的一些从所述横向中央材料热扩散到上部堆叠沟道材料中。在所述热扩散期间使用所述掺杂剂扩散阻挡层，以使得相比于所述掺杂剂扩散到下部堆叠沟道材料中(若存在)，所述掺杂剂更多地热扩散到所述上部堆叠沟道材料中。本发明公开包含与方法无关的结构的其它实施例。
-
公开(公告)号：CN113924644A
公开(公告)日：2022-01-11
申请号：CN202080041691.3
申请日：2020-05-06
Applicant: 美光科技公司
IPC: H01L27/11519 , H01L21/02 , H01L21/28 , H01L21/311 , H01L21/3213 , H01L27/11526 , H01L27/11556 , H01L27/11565 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种用于形成包括存储器单元串及可操作直通阵列通孔(TAV)的存储器阵列的方法包括形成包括垂直交替的绝缘层级及导电层级的堆叠。所述堆叠包括TAV区及可操作存储器单元串区。所述TAV区包括间隔的可操作TAV区域。在所述堆叠中在所述可操作存储器单元串区中形成可操作通道材料串且在所述堆叠中在所述TAV区中在所述可操作TAV区域的横向外部且未在所述可操作TAV区域内形成虚设通道材料串。在所述TAV区中的所述间隔的可操作TAV区域中的个别者中形成可操作TAV。公开其它方法及独立于方法的结构。
-
公开(公告)号：CN112216700B
公开(公告)日：2024-10-29
申请号：CN202010483927.0
申请日：2020-06-01
Applicant: 美光科技公司
Abstract: 本发明涉及存储器阵列及用于形成存储器阵列的方法。一种用于形成包括存储器单元串及操作性穿阵列通孔TAV的存储器阵列的方法包括形成包括垂直交替的绝缘层次与导电层次的堆叠。所述堆叠包括TAV区域及操作性存储器单元串区域。在所述堆叠中在所述操作性存储器单元串区域中形成操作性沟道材料串，且在所述堆叠中在所述TAV区域中形成虚拟沟道材料串。在所述TAV区域中以绝缘体材料替代所述虚拟沟道材料串的至少大部分沟道材料，且在所述TAV区域中形成操作性TAV。本发明还揭示其它方法及独立于方法的结构。
-
公开(公告)号：CN114521291A
公开(公告)日：2022-05-20
申请号：CN202080067615.X
申请日：2020-09-16
Applicant: 美光科技公司
Inventor： 孔令宇 , D·戴寇克 , 文卡塔·萨蒂亚纳拉亚纳·穆尔蒂·库拉帕蒂 , L·E·维博沃
IPC: H01L27/11556 , H01L27/11524 , H01L27/11519 , H01L27/11582 , H01L27/1157 , H01L27/11565 , H01L21/768 , H01L23/522
Abstract: 一种用于形成存储器阵列的方法包括形成包括垂直交替第一层面及第二层面的堆叠。第一绝缘体层面在所述堆叠上方。所述第一绝缘体层面的第一绝缘体材料包括(a)及(b)中的至少一者，其中(a)：硅、氮以及碳、氧、硼及磷中的一或多者，且(b)：碳化硅。沟道材料串在所述堆叠中且在所述第一绝缘体层面中。导电材料在所述第一绝缘体层面中直接抵靠所述沟道材料串中的个别者的侧。第二绝缘体层面形成于所述第一绝缘体层面及所述导电材料上方。所述第二绝缘体层面的第二绝缘体材料包括所述(a)及所述(b)中的至少一者。导电通孔经形成且延伸穿过所述第二绝缘体层面且个别地通过所述导电材料直接电耦合到所述个别沟道材料串。公开了包含与方法无关的结构的其它方面。
-
公开(公告)号：CN114342076A
公开(公告)日：2022-04-12
申请号：CN202080062149.6
申请日：2020-09-11
Applicant: 美光科技公司
IPC: H01L27/11519 , H01L27/11524 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11582 , H01L23/522
Abstract: 一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替的第一阶层及第二阶层的堆叠。将水平伸长的沟槽形成到所述堆叠中以形成横向间隔开的存储器块区域。在横向介于所述存储器块区域中的横向紧邻者之间的所述沟槽中的个别者中形成壁。所述壁的所述形成包括用包括绝缘氮化物及元素形式硼中的至少一者的绝缘材料加衬里于所述沟槽的侧。在所述沟槽中形成核心材料以在所述绝缘氮化物与所述元素形式硼中的所述至少一者之间横向跨越。还公开独立于方法的结构。
-
Patent Agency Ranking
公开(公告)号：CN114144874A
公开(公告)日：2022-03-04
申请号：CN202080051635.8
申请日：2020-07-27
Applicant: 美光科技公司
IPC: H01L21/768 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L23/522 , H01L23/528 , H01L23/532
Abstract: 一些实施例包含一种具有包含含硅材料的导电结构的存储器装置。堆叠在所述导电结构上方且包含交替绝缘层级与导电层级。沟道材料支柱延伸穿过所述堆叠且与所述导电结构电耦合。存储器单元沿着所述沟道材料支柱。导电势垒材料在所述含硅材料下方。所述导电势垒材料包含一或多种金属与一或多种非金属的组合。电接触件在所述导电势垒材料下方。所述电接触件包含与硅反应的区域。至少部分归因于所述导电势垒材料而使硅无法到达所述区域。控制电路系统在所述电接触件下方且通过至少所述电接触件及所述导电势垒材料与所述导电结构电耦合。
-
公开(公告)号：CN112802847A
公开(公告)日：2021-05-14
申请号：CN202011122699.0
申请日：2020-10-20
Applicant: 美光科技公司
IPC: H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
Abstract: 本申请案涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种用于形成存储器阵列的方法包括形成包括竖直交替的第一层和第二层的堆叠。第一绝缘体材料在所述堆叠上方。所述第一绝缘体材料包括(a)和(b)中的至少一个，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多个，且(b)：碳化硅。沟道材料串处于所述堆叠正上方的最上部材料中并且从所述最上部材料向上突起。导电材料直接抵靠所述向上突起的沟道材料串中各自的横向内侧部并且从所述个别向上突起的沟道材料串向上突起。形成各自周向围绕所述向上突起导电材料包括绝缘材料的圆环。在所述第一绝缘体材料、所述圆环和所述向上突起导电材料上方形成第二绝缘体材料。所述第一绝缘体材料和第二绝缘体材料包括相对彼此不同的组成。在所述第二绝缘体材料中形成导电通孔，所述导电通孔各自通过所述向上突起导电材料直接电耦合到所述个别沟道材料串。
-
公开(公告)号：CN112216700A
公开(公告)日：2021-01-12
申请号：CN202010483927.0
申请日：2020-06-01
Applicant: 美光科技公司
IPC: H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L27/11582
Abstract: 本发明涉及存储器阵列及用于形成存储器阵列的方法。一种用于形成包括存储器单元串及操作性穿阵列通孔TAV的存储器阵列的方法包括形成包括垂直交替的绝缘层次与导电层次的堆叠。所述堆叠包括TAV区域及操作性存储器单元串区域。在所述堆叠中在所述操作性存储器单元串区域中形成操作性沟道材料串，且在所述堆叠中在所述TAV区域中形成虚拟沟道材料串。在所述TAV区域中以绝缘体材料替代所述虚拟沟道材料串的至少大部分沟道材料，且在所述TAV区域中形成操作性TAV。本发明还揭示其它方法及独立于方法的结构。
-
公开(公告)号：CN111106118A
公开(公告)日：2020-05-05
申请号：CN201911017035.5
申请日：2019-10-24
Applicant: 美光科技公司
IPC: H01L27/11521 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 本申请涉及包含堆叠的存储器叠组的集成组件以及形成集成组件的方法。一些实施例包含形成堆叠的存储器叠组的方法。第一叠组具有布置成一层安置在另一层之上的第一层的第一存储器单元，且具有延伸穿过所述第一层的第一沟道材料柱。叠组间结构在所述第一叠组上。所述叠组间结构包含绝缘扩大区，以及延伸穿过所述绝缘扩大区且直接在所述第一沟道材料柱上的区。所述区包含蚀刻终止结构。第二叠组形成于所述叠组间结构上。所述第二叠组具有布置成一层安置在另一层之上的第二层的第二存储器单元。开口经形成以延伸穿过所述第二层，且延伸到所述蚀刻终止结构。所述开口随后延伸穿过所述蚀刻终止结构。第二沟道材料柱形成于所述开口内，且耦合到所述第一沟道材料柱。一些实施例包含集成组件。
-
公开(公告)号：CN110235247A
公开(公告)日：2019-09-13
申请号：CN201880009142.0
申请日：2018-01-30
Applicant: 美光科技公司
IPC: H01L27/11556 , H01L27/11519 , H01L27/11524 , H01L27/11529
Abstract: 一些实施例包含一种具有交替的绝缘层级与导电层级的竖直堆叠的集成式结构。所述导电层级包含具有第一竖直厚度的主区，并包含具有大于所述第一竖直厚度的第二竖直厚度的端突出部。电荷阻挡材料邻近于所述端突出部。电荷存储材料邻近于所述电荷阻挡材料。栅极介电材料邻近于所述电荷存储材料。沟道材料邻近于所述栅极介电材料。一些实施例包含NAND存储器阵列。一些实施例包含形成集成式结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.034 seconds)
