-
Patent Agency Ranking
公开(公告)号：CN108292649A
公开(公告)日：2018-07-17
申请号：CN201680067512.7
申请日：2016-10-27
Applicant: 英特尔公司
Inventor： R·赞克曼
IPC: H01L23/60 , H01L23/482 , H01L23/532 , H01L21/78 , H01L23/00
CPC classification number: H05K9/0007 , H01L23/552 , H01L2224/97 , H05K9/006 , H05K9/0086
Abstract: 公开了EMI屏蔽的封装、电子装置封装和相关方法。通过以下过程形成EMI屏蔽的封装：将绝缘材料施加到衬底条的第一侧，将衬底条分成区段，将区段的绝缘材料粘附到实心导体，围绕区段的侧面施加导电膏，固化导电膏，以及切割穿过导电膏和实心导体以形成EMI屏蔽的封装。电子装置封装包括包含电子电路的衬底、EMI屏蔽件以及将衬底与EMI屏蔽件绝缘的绝缘材料。EMI屏蔽件包括粘附到绝缘材料的实心导体以及至少部分包围衬底的侧棱的固化的导电膏。固化的导电膏将实心导体电连接到处于衬底的侧面中的导电端子。
-
公开(公告)号：CN112185945A
公开(公告)日：2021-01-05
申请号：CN202010214686.X
申请日：2020-03-24
Applicant: 英特尔公司
Abstract: 本文公开的实施例包括电子封装和形成电子封装的方法。在实施例中，一种电子封装包括插入体，其中，所述插入体包括穿过所述插入体的腔室、贯穿插入体过孔(TIV)、以及电耦合到所述TIV的插入体焊盘。在实施例中，所述电子封装还包括：在所述腔室中的嵌套部件，其中，所述嵌套部件包括部件焊盘；以及管芯，通过第一互连耦合到所述插入体焊盘并通过第二互连耦合到所述部件焊盘。在实施例中，所述第一互连和所述第二互连均包括：中间焊盘；以及在所述中间焊盘之上的凸块。
-
公开(公告)号：CN108292649B
公开(公告)日：2022-03-29
申请号：CN201680067512.7
申请日：2016-10-27
Applicant: 英特尔公司
Inventor： R·赞克曼
IPC: H01L23/60 , H01L23/482 , H01L23/532 , H01L21/78 , H01L23/00
Abstract: 公开了EMI屏蔽的封装、电子装置封装和相关方法。通过以下过程形成EMI屏蔽的封装：将绝缘材料施加到衬底条的第一侧，将衬底条分成区段，将区段的绝缘材料粘附到实心导体，围绕区段的侧面施加导电膏，固化导电膏，以及切割穿过导电膏和实心导体以形成EMI屏蔽的封装。电子装置封装包括包含电子电路的衬底、EMI屏蔽件以及将衬底与EMI屏蔽件绝缘的绝缘材料。EMI屏蔽件包括粘附到绝缘材料的实心导体以及至少部分包围衬底的侧棱的固化的导电膏。固化的导电膏将实心导体电连接到处于衬底的侧面中的导电端子。
-
公开(公告)号：CN111916430A
公开(公告)日：2020-11-10
申请号：CN202010210659.5
申请日：2020-03-23
Applicant: 英特尔公司
IPC: H01L25/065 , H01L25/18 , H01L23/48 , H01L23/535
Abstract: 实施例公开了具有管芯组件的电子封装以及形成这种电子封装的方法。在实施例中，管芯组件包括：第一管芯；第二管芯，与第一管芯在横向上相邻。在实施例中，第一管芯和第二管芯均包括：第一半导体层；绝缘体层，在第一半导体层上方；第二半导体层，在绝缘体层上方。在实施例中，穿过第二半导体层设置腔。在实施例中，管芯组件还包括：桥接衬底，将第一管芯电耦合到第二管芯，其中，桥位于第一管芯的腔和第二管芯的腔中。
-
公开(公告)号：CN111710656A
公开(公告)日：2020-09-25
申请号：CN202010184297.7
申请日：2020-03-16
Applicant: 英特尔公司
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 玻璃层叠衬底上的EMIB贴片。本文公开的实施例包括用于PoINT架构的电子封装。特别地，实施例包括电子封装，其包括用以将翘曲最小化的增强衬底。在实施例中，一种电子封装，包括：增强衬底；多个穿衬底过孔，穿过增强衬底；电介质衬底，在增强衬底上方；腔体，进入到电介质衬底中；以及部件，在腔体中。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
