-
公开(公告)号：CN115132652A
公开(公告)日：2022-09-30
申请号：CN202210777549.6
申请日：2022-07-01
Applicant: 重庆中科渝芯电子有限公司
IPC: H01L21/768
Abstract: 本发明公开一种用等离子体和反应离子刻蚀制造双台阶型连接孔的方法，步骤包括：1)在衬底(1)上淀积第一介质层(2)；2)在第一介质层(2)上淀积第二介质层(3)；3)在第二介质层(3)上形成连接孔图形；4)刻蚀第二介质层(3)的连接孔图形，形成第一个台阶；5)刻蚀第一介质层(2)，形成第二个台阶；6)利用刻蚀工艺去除光刻图形；7)淀积金属层(4)，填充连接孔，引出电阻。本发明通过对刻蚀过程的控制，利用两种不同的介质的刻蚀速率差异在单次光刻的前提下形成了双台阶的连接孔形貌。
-
公开(公告)号：CN113380799B
公开(公告)日：2022-06-14
申请号：CN202110591089.3
申请日：2021-05-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
-
公开(公告)号：CN111799224A
公开(公告)日：2020-10-20
申请号：CN202010635339.4
申请日：2020-07-03
Applicant: 重庆中科渝芯电子有限公司
IPC: H01L21/8238
Abstract: 本发明公开与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法，方法步骤：1)实施薄栅氧化层；2)淀积栅多晶薄膜；3)制作π型栅多晶结构；器件包括衬底、N型阱、自对准P型阱等。本发明实现了精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，提高了栅多晶薄膜的电性能稳定性和工艺一致性，有效改善与高精密线性双多晶电容模块兼容性，有效提高了双多晶电容电压系数和近零偏压电容电压对称性。通过抑制掺杂离子特别是硼离子进入栅多晶薄膜，有效改善PMOS器件栅多晶表面平整性和产品长期可靠性。通过替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。
-
公开(公告)号：CN109994427B
公开(公告)日：2021-01-01
申请号：CN201910101866.4
申请日：2019-02-01
Applicant: 重庆中科渝芯电子有限公司
Abstract: 本发明公开了与双栅氧高低压CMOS工艺兼容低温度系数多晶电阻模块及其集成方法。集成步骤为：1)形成厚栅氧化层和薄栅氧化层。2)利用低压化学汽相沉积法淀积氮氧硅层。电阻模块主要包括衬底、阱、场氧化层、多晶电阻层、介质层、厚栅氧化层、薄栅氧化层和多晶硅栅。本发明实现了在双栅氧高低压兼容CMOS工艺平台上同时集成高阻N型多晶电阻和低值P型多晶电阻模块的解决方案，通过Ω或π型介质层不仅对多晶电阻发挥了保护层作用，更重要的是降低了高值多晶电阻注入剂量达30％，提高了低温度系数≤200ppm/℃低值电阻的注入工艺窗口，提高了多晶电阻一致性和成品率。
-
Patent Agency Ranking
公开(公告)号：CN111799224B
公开(公告)日：2022-05-27
申请号：CN202010635339.4
申请日：2020-07-03
Applicant: 重庆中科渝芯电子有限公司
IPC: H01L21/8238
Abstract: 本发明公开与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法，方法步骤：1)实施薄栅氧化层；2)淀积栅多晶薄膜；3)制作π型栅多晶结构；器件包括衬底、N型阱、自对准P型阱等。本发明实现了精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，提高了栅多晶薄膜的电性能稳定性和工艺一致性，有效改善与高精密线性双多晶电容模块兼容性，有效提高了双多晶电容电压系数和近零偏压电容电压对称性。通过抑制掺杂离子特别是硼离子进入栅多晶薄膜，有效改善PMOS器件栅多晶表面平整性和产品长期可靠性。通过替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。
-
公开(公告)号：CN119314975A
公开(公告)日：2025-01-14
申请号：CN202411431262.3
申请日：2024-10-14
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L23/522 , H10D84/03 , H10D84/85
Abstract: 本发明公开低介质吸收低失配精密线性MIM电容器和集成技术，集成步骤为：1)形成有源区和隔离场氧区。2)形成厚栅氧化层和薄栅氧化层。3)淀积多晶硅层，并构造MOS管的多晶硅栅。4)完成多模式栅氧高低压BiCMOS/CMOS源极和漏极的光刻注入。5)化学机械平坦化提高金属薄膜电阻下表面区域平整度。6)金属MIM电容下电极PVD法高电阻率微晶型钛薄膜溅射。7)金属MIM电容介质层PECVD氮化硅SixNyHz淀积。8)金属MIM电容上电极PVD法高电阻率微晶型钛薄膜溅射。9)溅射铝铜膜层并完成金属连线刻蚀加工。本发明不但优化了金属MIM电容器精密匹配问题，提高了集成电路的封装功能密度和器件密度，促进了高性能集成电路的微型化和轻型化。
-
公开(公告)号：CN116646303A
公开(公告)日：2023-08-25
申请号：CN202211241999.X
申请日：2022-10-11
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L21/768
Abstract: 本发明公开一种用等离子体和反应离子刻蚀制造双台阶型连接孔的方法，步骤包括：1)在衬底(1)上淀积第一介质层(2)；2)在第一介质层(2)上淀积第二介质层(3)；3)在第二介质层(3)上形成连接孔图形；4)刻蚀第二介质层(3)的连接孔图形，形成第一个台阶；5)刻蚀第一介质层(2)，形成第二个台阶；6)利用刻蚀工艺去除光刻图形；7)淀积金属层(4)，填充连接孔，引出电阻。本发明通过对刻蚀过程的控制，利用两种不同的介质的刻蚀速率差异在单次光刻的前提下形成了双台阶的连接孔形貌。
-
公开(公告)号：CN113380799A
公开(公告)日：2021-09-10
申请号：CN202110591089.3
申请日：2021-05-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
-
公开(公告)号：CN109994427A
公开(公告)日：2019-07-09
申请号：CN201910101866.4
申请日：2019-02-01
Applicant: 重庆中科渝芯电子有限公司
Abstract: 本发明公开了与双栅氧高低压CMOS工艺兼容低温度系数多晶电阻模块及其集成方法。集成步骤为：1)形成厚栅氧化层和薄栅氧化层。2)利用低压化学汽相沉积法淀积氮氧硅层。电阻模块主要包括衬底、阱、场氧化层、多晶电阻层、介质层、厚栅氧化层、薄栅氧化层和多晶硅栅。本发明实现了在双栅氧高低压兼容CMOS工艺平台上同时集成高阻N型多晶电阻和低值P型多晶电阻模块的解决方案，通过Ω或π型介质层不仅对多晶电阻发挥了保护层作用，更重要的是降低了高值多晶电阻注入剂量达30％，提高了低温度系数≤200ppm/℃低值电阻的注入工艺窗口，提高了多晶电阻一致性和成品率。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.029 seconds)
