-
公开(公告)号：CN113380799A
公开(公告)日：2021-09-10
申请号：CN202110591089.3
申请日：2021-05-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
-
公开(公告)号：CN113380799B
公开(公告)日：2022-06-14
申请号：CN202110591089.3
申请日：2021-05-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
-
公开(公告)号：CN102226989A
公开(公告)日：2011-10-26
申请号：CN201110161889.8
申请日：2011-06-16
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/762 , H01L21/02 , B81C1/00
Abstract: 本发明涉及一种混合晶向硅衬底的制造方法。采用常规的硅硅晶片键合、光刻、腐蚀、常规外延、化学机械抛光和减薄工艺，就能制成混合晶向的硅衬底。只需使用一块掩膜版，无需淀积SiO2做为掩蔽层，不需做SPACER氧化和槽隔离。具有工艺简单、外延层生长速度稳定可控，材料表面平整、缺陷少等优点，具有高的压阻系数特性，对压力敏感。它适用于15～40V的高压模拟集成电路和MEMS器件的制造领域。
-
Patent Agency Ranking
公开(公告)号：CN116230531A
公开(公告)日：2023-06-06
申请号：CN202310230132.2
申请日：2023-03-10
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/331 , H01L29/10 , H01L29/737 , H01L29/735
Abstract: 本发明提供一种锗硅异质结双极晶体管及其制造方法，本发明采用赝埋层、基极接触面呈楔形和镍硅工艺，在衬底中形成赝埋层，在衬底的正面形成基极，基极的第一基区和第二基区接触面为楔形，在第一基区上形成楔形介电结构为侧面的沟槽，以楔形介电结构为掩膜进行离子注入，在第一基区的底部和赝埋层的顶部形成集电极，以介电结构为侧面的沟槽中形成发射极，采用镍硅工艺在发射极、基极及集电极形成欧姆接触的金属层。本发明在第一基区和第二基区采用楔形连接，增加了接触面积，减小基极电阻，通过在衬底中形成赝埋层以及镍硅工艺，减少埋层的形成，降低对热预算的需求，提升了工艺的复用性和可靠性。
-
公开(公告)号：CN111799224B
公开(公告)日：2022-05-27
申请号：CN202010635339.4
申请日：2020-07-03
Applicant: 重庆中科渝芯电子有限公司
IPC: H01L21/8238
Abstract: 本发明公开与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法，方法步骤：1)实施薄栅氧化层；2)淀积栅多晶薄膜；3)制作π型栅多晶结构；器件包括衬底、N型阱、自对准P型阱等。本发明实现了精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，提高了栅多晶薄膜的电性能稳定性和工艺一致性，有效改善与高精密线性双多晶电容模块兼容性，有效提高了双多晶电容电压系数和近零偏压电容电压对称性。通过抑制掺杂离子特别是硼离子进入栅多晶薄膜，有效改善PMOS器件栅多晶表面平整性和产品长期可靠性。通过替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。
-
公开(公告)号：CN109994427B
公开(公告)日：2021-01-01
申请号：CN201910101866.4
申请日：2019-02-01
Applicant: 重庆中科渝芯电子有限公司
Abstract: 本发明公开了与双栅氧高低压CMOS工艺兼容低温度系数多晶电阻模块及其集成方法。集成步骤为：1)形成厚栅氧化层和薄栅氧化层。2)利用低压化学汽相沉积法淀积氮氧硅层。电阻模块主要包括衬底、阱、场氧化层、多晶电阻层、介质层、厚栅氧化层、薄栅氧化层和多晶硅栅。本发明实现了在双栅氧高低压兼容CMOS工艺平台上同时集成高阻N型多晶电阻和低值P型多晶电阻模块的解决方案，通过Ω或π型介质层不仅对多晶电阻发挥了保护层作用，更重要的是降低了高值多晶电阻注入剂量达30％，提高了低温度系数≤200ppm/℃低值电阻的注入工艺窗口，提高了多晶电阻一致性和成品率。
-
公开(公告)号：CN109994427A
公开(公告)日：2019-07-09
申请号：CN201910101866.4
申请日：2019-02-01
Applicant: 重庆中科渝芯电子有限公司
Abstract: 本发明公开了与双栅氧高低压CMOS工艺兼容低温度系数多晶电阻模块及其集成方法。集成步骤为：1)形成厚栅氧化层和薄栅氧化层。2)利用低压化学汽相沉积法淀积氮氧硅层。电阻模块主要包括衬底、阱、场氧化层、多晶电阻层、介质层、厚栅氧化层、薄栅氧化层和多晶硅栅。本发明实现了在双栅氧高低压兼容CMOS工艺平台上同时集成高阻N型多晶电阻和低值P型多晶电阻模块的解决方案，通过Ω或π型介质层不仅对多晶电阻发挥了保护层作用，更重要的是降低了高值多晶电阻注入剂量达30％，提高了低温度系数≤200ppm/℃低值电阻的注入工艺窗口，提高了多晶电阻一致性和成品率。
-
公开(公告)号：CN111799224A
公开(公告)日：2020-10-20
申请号：CN202010635339.4
申请日：2020-07-03
Applicant: 重庆中科渝芯电子有限公司
IPC: H01L21/8238
Abstract: 本发明公开与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法，方法步骤：1)实施薄栅氧化层；2)淀积栅多晶薄膜；3)制作π型栅多晶结构；器件包括衬底、N型阱、自对准P型阱等。本发明实现了精细控制栅多晶厚度有效抑制后续氧化刻蚀工艺对于栅多晶纵向尺寸的影响，提高了栅多晶薄膜的电性能稳定性和工艺一致性，有效改善与高精密线性双多晶电容模块兼容性，有效提高了双多晶电容电压系数和近零偏压电容电压对称性。通过抑制掺杂离子特别是硼离子进入栅多晶薄膜，有效改善PMOS器件栅多晶表面平整性和产品长期可靠性。通过替代有机抗反射涂层，提高工艺兼容性并降低产品的制造成本，有效提升产品成品率和市场竞争力。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.063 seconds)
