公开(公告)号：CN108780734A

公开(公告)日：2018-11-09

申请号：CN201780007588.5

申请日：2017-01-20

Applicant: 麻省理工学院 ,  新加坡国立大学 ,  南洋理工大学

Inventor： 李光雄 ,  张利 ,  蔡树仁 ,  李永坚 ,  尤金 ,  A·菲兹拉德 ,  陈全胜

IPC: H01L21/02 ,  H01L21/70

CPC classification number: H01L21/0254 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251

Abstract: 一种在载体基板上制造器件的方法，以及载体基板上的器件。该方法包括提供第一基板；在第一基板上形成一个或多个器件层；在与第一基板相对的一侧将第二基板结合到器件层；并去除第一基板。

公开(公告)号：CN107924810B

公开(公告)日：2022-09-30

申请号：CN201680050296.5

申请日：2016-08-31

Applicant: 南洋理工大学 ,  麻省理工学院

Inventor： 李光雄 ,  李永坚 ,  陈全胜 ,  尤金·A.·菲兹拉德 ,  阮越强

IPC: H01L21/00 ,  H01L27/00 ,  H01L29/00

Abstract: 公开了一种包封基板(202)的方法(200)，其中，所述基板具有至少下列层：CMOS器件层(204)、不同于硅的第一半导体材料层(206)、及第二半导体材料层(208)，所述第一半导体材料层设置于所述CMOS器件层与所述第二半导体材料层之间。所述方法包括：(i)沿周向移除(252)所述基板的边缘处的一部分；及(ii)在所述基板上沉积(254)介电材料以替代在步骤(i)中被移除的部分，以便包封至少所述CMOS器件层及所述第一半导体材料层。还公开了相关的基板。

公开(公告)号：CN107004639A

公开(公告)日：2017-08-01

申请号：CN201580037075.X

申请日：2015-07-06

Applicant: 麻省理工学院 ,  南洋理工大学

Inventor： 李光雄 ,  陈全胜 ,  尤金·A·菲茨杰拉德 ,  K·李永坚

IPC: H01L21/8238 ,  H01L21/02 ,  H01L27/00 ,  H01L27/092

Abstract: 公开了一种衬底(270)制造方法(200)。该方法包括：提供(202)第一半导体衬底(250)，该衬底包括已至少部分处理的CMOS器件层以及第一晶片材料层；将承载衬底键合(204)至所述已部分处理的CMOS器件层，并去除(206)所述第一晶片材料层；提供第二半导体衬底，该衬底具有不同于硅的第二晶片材料层；通过将所述第二晶片材料层键合至所述已部分处理的CMOS器件层而将所述第一和第二半导体衬底键合(208)，以形成结合衬底(268)；以及将所述承载衬底从所述结合衬底移除(210)，以暴露所述已部分处理的CMOS器件层的至少一部分。

公开(公告)号：CN107004639B

公开(公告)日：2021-02-05

申请号：CN201580037075.X

申请日：2015-07-06

Applicant: 麻省理工学院 ,  南洋理工大学

Inventor： 李光雄 ,  陈全胜 ,  尤金·A·菲茨杰拉德 ,  K·李永坚

IPC: H01L21/8238 ,  H01L21/02 ,  H01L27/00 ,  H01L27/092

Abstract: 公开了一种衬底(270)制造方法(200)。该方法包括：提供(202)第一半导体衬底(250)，该衬底包括已至少部分处理的CMOS器件层以及第一晶片材料层；将承载衬底键合(204)至所述已部分处理的CMOS器件层，并去除(206)所述第一晶片材料层；提供第二半导体衬底，该衬底具有不同于硅的第二晶片材料层；通过将所述第二晶片材料层键合至所述已部分处理的CMOS器件层而将所述第一和第二半导体衬底键合(208)，以形成结合衬底(268)；以及将所述承载衬底从所述结合衬底移除(210)，以暴露所述已部分处理的CMOS器件层的至少一部分。

公开(公告)号：CN107924810A

公开(公告)日：2018-04-17

申请号：CN201680050296.5

申请日：2016-08-31

Applicant: 南洋理工大学 ,  麻省理工学院

Inventor： 李光雄 ,  李永坚 ,  陈全胜 ,  尤金·A.·菲兹拉德 ,  阮越强

IPC: H01L21/00 ,  H01L27/00 ,  H01L29/00

CPC classification number: H01L21/56 ,  H01L21/02002 ,  H01L21/28575 ,  H01L21/76256 ,  H01L21/8238 ,  H01L21/8258 ,  H01L23/3185 ,  H01L29/00

Abstract: 公开了一种包封基板(202)的方法(200)，其中，所述基板具有至少下列层：CMOS器件层(204)、不同于硅的第一半导体材料层(206)、及第二半导体材料层(208)，所述第一半导体材料层设置于所述CMOS器件层与所述第二半导体材料层之间。所述方法包括：(i)沿周向移除(252)所述基板的边缘处的一部分；及(ii)在所述基板上沉积(254)介电材料以替代在步骤(i)中被移除的部分，以便包封至少所述CMOS器件层及所述第一半导体材料层。还公开了相关的基板。

公开(公告)号：CN108028245A

公开(公告)日：2018-05-11

申请号：CN201680054722.2

申请日：2016-09-21

Applicant: 南洋理工大学

Inventor： 林叶 ,  陈全胜

IPC: H01L23/522 ,  H01L23/48 ,  H01L21/768

CPC classification number: H01L28/92 ,  H01L21/768 ,  H01L23/48 ,  H01L23/481 ,  H01L27/10823 ,  H01L28/40 ,  H01L28/87 ,  H01L28/88 ,  H01L28/91

Abstract: 半导体器件100包括具有贯穿衬底通孔106的衬底102，贯穿衬底通孔106在其中形成有：第一电容器电极层108a和第二电容器电极层108b，和设置于第一电容器电极层108a和第二电容器电极层108b之间的介电材料层112；以及贯穿衬底通孔导体116。一种形成半导体器件100的方法，半导体器件100包括贯穿衬底通孔106，所述方法包括在贯穿衬底通孔106中形成：第一电容器电极层108a和第二电容器电极层108b，和设置于第一电容器电极层108a和第二电容器电极层108b之间的介电材料层112；以及贯穿衬底通孔导体116。