-
公开(公告)号：CN104098271B
公开(公告)日：2017-05-10
申请号：CN201410136868.4
申请日：2014-04-04
Applicant: TDK株式会社
CPC classification number: H01L23/544 , C09D11/037 , C09D11/52 , H01G2/24 , H01L2223/54426 , H01L2223/54486 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供能够形成可以充分地确保固着强度和与基体的对比的非金属标记的黑色标记组合物和具有由该黑色标记组合物构成的标记的电子部件、以及具有该电子部件的通信设备。本发明所涉及的标记组合物，其特征在于，含有硼硅酸玻璃和黑色氧化物，所述黑色氧化物包含Cr和Mn，并且包含选自Fe、Ni、Cu和Co中的1种以上的元素。
-
公开(公告)号：CN103026621B
公开(公告)日：2015-01-07
申请号：CN201180036187.5
申请日：2011-07-21
Applicant: TDK株式会社
CPC classification number: B32B38/0004 , B32B5/00 , B32B18/00 , B32B38/0036 , C04B2237/34 , C04B2237/343 , C04B2237/346 , C04B2237/68 , C04B2237/704 , C04B2237/76 , C04B2237/80 , H01G4/005 , H01G4/12 , H01G4/30 , H01G4/40 , H03H7/0115 , H03H2001/0085 , Y10T156/1089 , Y10T428/24058
Abstract: 包含：制作层叠了由未烧成的陶瓷材料构成的绝缘性功能层和在纵横上排列多个构成电路元件的一部分的导体的导体层的第一层叠薄片的工序；同样地制作第二层叠薄片的工序；将第一层叠薄片切断成棒状而获得第一层叠棒的工序；同样地切断第二层叠薄片而获得第二层叠棒的工序；以使第二层叠棒旋转90°而夹持于第一层叠棒与第一层叠棒之间的形式配置，将它们热压接而一体化，从而得到第三层叠薄片的工序；通过以分别包含作为第一层叠棒的一部分的第一层叠体和作为第二层叠棒的一部分的第二层叠体的形式在纵横上切断第三层叠薄片而使第三层叠薄片芯片化的工序；以及烧成芯片化了的未烧成芯片而获得第一层叠体和第二层叠体一体化了的烧结体的工序。
-
公开(公告)号：CN113443905B
公开(公告)日：2024-03-26
申请号：CN202110313873.8
申请日：2021-03-24
Applicant: TDK株式会社
IPC: H01G4/12 , C04B35/20 , C04B35/622
Abstract: 本发明的目的在于，提供一种Q值、共振频率的温度特性及强度全部良好的电介质陶瓷组合物。作为主成分，包含镁橄榄石及钛酸锶钙。主成分中的镁橄榄石的含有比例为84.0摩尔份以上且92.5摩尔份以下，钛酸锶钙的含有比例为7.5摩尔份以上且16.0摩尔份以下。钛酸锶钙中的(Sr+Ca)/Ti以摩尔比计为1.03～1.20。该电介质陶瓷组合物是相对于主成分和除含Li玻璃以外的副成分的合计100质量份，添加2质量份以上且10质量份以下的含Li玻璃而得到的。含Li玻璃是Al2O3的含量为1质量％以上且10质量％以下的玻璃。
-
公开(公告)号：CN107528108B
公开(公告)日：2021-01-19
申请号：CN201710456888.3
申请日：2017-06-16
Applicant: TDK株式会社
IPC: H01P1/20
Abstract: 本发明提供一种电介质滤波器，其具备：共振器主体，由电介质构成；周围电介质部，由相对介电常数比构成共振器主体的电介质还小的电介质构成，存在于共振器主体的周围；输入输出导体部，由导体构成，用于进行向共振器主体的电磁波供给和来自共振器主体的电磁波取出中的至少一方。共振器主体具有位于第一方向的两端的第一端面及第二端面。输入输出导体部以在使相当于第一端面的假想平面沿着第一方向向第二端面相反侧移动而形成的空间内包含输入输出导体部的至少一部分、或者输入输出导体部与空间接触的方式配置。
-
公开(公告)号：CN102544646A
公开(公告)日：2012-07-04
申请号：CN201110339478.3
申请日：2011-10-28
Applicant: TDK株式会社
CPC classification number: H05K3/4061 , H01P1/20345 , H05K3/4629 , Y10T29/49165
Abstract: 本发明提供一种层叠型电子部件及其制造方法，该层叠型电子部件具备包含第一配线层和第二配线层的2层以上的配线层、介于第一配线层与第二配线层之间的绝缘层、以及贯通绝缘层而将第一配线层所具备的第一导体和第二配线层所具备的第二导体电连接的贯通导体，所述贯通导体在其两端具有向第一导体或第二导体的方向直径逐渐增大的扩径部。
-
Patent Agency Ranking
公开(公告)号：CN113443905A
公开(公告)日：2021-09-28
申请号：CN202110313873.8
申请日：2021-03-24
Applicant: TDK株式会社
IPC: C04B35/20 , C04B35/622
Abstract: 本发明的目的在于，提供一种Q值、共振频率的温度特性及强度全部良好的电介质陶瓷组合物。作为主成分，包含镁橄榄石及钛酸锶钙。主成分中的镁橄榄石的含有比例为84.0摩尔份以上且92.5摩尔份以下，钛酸锶钙的含有比例为7.5摩尔份以上且16.0摩尔份以下。钛酸锶钙中的(Sr+Ca)/Ti以摩尔比计为1.03～1.20。该电介质陶瓷组合物是相对于主成分和除含Li玻璃以外的副成分的合计100质量份，添加2质量份以上且10质量份以下的含Li玻璃而得到的。含Li玻璃是Al2O3的含量为1质量％以上且10质量％以下的玻璃。
-
公开(公告)号：CN102544646B
公开(公告)日：2014-07-02
申请号：CN201110339478.3
申请日：2011-10-28
Applicant: TDK株式会社
CPC classification number: H05K3/4061 , H01P1/20345 , H05K3/4629 , Y10T29/49165
Abstract: 本发明提供一种层叠型电子部件及其制造方法，该层叠型电子部件具备包含第一配线层和第二配线层的2层以上的配线层、介于第一配线层与第二配线层之间的绝缘层、以及贯通绝缘层而将第一配线层所具备的第一导体和第二配线层所具备的第二导体电连接的贯通导体，所述贯通导体在其两端具有向第一导体或第二导体的方向直径逐渐增大的扩径部。
-
公开(公告)号：CN102985983A
公开(公告)日：2013-03-20
申请号：CN201180034187.1
申请日：2011-09-07
Applicant: TDK株式会社
CPC classification number: H01F17/0013 , H01F2017/004
Abstract: 层叠型电子部件包含第一层叠体、具备表面配线层并且接合于第一层叠体的第二层叠体；第一层叠体与第二层叠体的配线层互相垂直，第一层叠体具有配置于第一配线层的第一电感器用导体、配置于第二配线层的第二电感器用导体，第二层叠体具有以第一电感器用导体以及第二电感器用导体形成线圈状的电感器的方式在与第一层叠体的接合面上电连接第一电感器用导体的端部和第二电感器用导体的端部的连接导体。
-
公开(公告)号：CN111747650B
公开(公告)日：2022-09-27
申请号：CN202010217106.2
申请日：2020-03-25
Applicant: TDK株式会社
IPC: C03C8/16 , C03C8/20 , H03H9/13 , H01G2/24 , C04B35/20 , C04B35/465 , C04B35/47 , C04B35/462 , C04B35/622 , C04B41/86
Abstract: 本发明提供一种黑色标记组合物，其无论电子部件素体的组成如何，标记和素体的密合性或标记的对比度均优异，通用性更高。该黑色标记组合物含有硼硅酸玻璃和黑色氧化物，其中，所述硼硅酸玻璃的结晶化温度低于910℃，相对于黑色标记组合物中包含的无机固体成分100质量％(氧化物换算)，Zn含量以ZnO换算为0.05质量％以下。
-
公开(公告)号：CN103026621A
公开(公告)日：2013-04-03
申请号：CN201180036187.5
申请日：2011-07-21
Applicant: TDK株式会社
CPC classification number: B32B38/0004 , B32B5/00 , B32B18/00 , B32B38/0036 , C04B2237/34 , C04B2237/343 , C04B2237/346 , C04B2237/68 , C04B2237/704 , C04B2237/76 , C04B2237/80 , H01G4/005 , H01G4/12 , H01G4/30 , H01G4/40 , H03H7/0115 , H03H2001/0085 , Y10T156/1089 , Y10T428/24058
Abstract: 包含：制作层叠了由未烧成的陶瓷材料构成的绝缘性功能层和在纵横上排列多个构成电路元件的一部分的导体的导体层的第一层叠薄片的工序；同样地制作第二层叠薄片的工序；将第一层叠薄片切断成棒状而获得第一层叠棒的工序；同样地切断第二层叠薄片而获得第二层叠棒的工序；以使第二层叠棒旋转90°而夹持于第一层叠棒与第一层叠棒之间的形式配置，将它们热压接而一体化，从而得到第三层叠薄片的工序；通过以分别包含作为第一层叠棒的一部分的第一层叠体和作为第二层叠棒的一部分的第二层叠体的形式在纵横上切断第三层叠薄片而使第三层叠薄片芯片化的工序；以及烧成芯片化了的未烧成芯片而获得第一层叠体和第二层叠体一体化了的烧结体的工序。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.016 seconds)
